扫码关注
找到 “Allegro” 相关内容 条
- 全部
- 默认排序
用Design Entry CIS生成逻辑网表的时候没有报错，能够成功的生成pxlBA.txt，netlist.log，pstchip.dat，pstxnet.dat，pstxprt.dat五个文件，这五个文件在同一个文件夹NetList下。然后一个叫work2的文件夹使用PCB Design GX
1920 0 1
2997 0 1
Allegro中导出的dxf文件时提示Given layer filename does not exist.在我的笔记本上，不是第一次装Allegro。换一台电脑，一模一样的操作，dxf文件是可以正常导出的，不会提示这个，求解决。
1898 0 1
用Allegro画板子的时候，由于0201封装的电阻电容全连接会出现立碑的现象，因此需要将接地的那个焊盘进行单连接，请问一下可以批量将所有的0201的焊盘都改成单连接吗
4757 0 1
