找到 “Allegro” 相关内容 条
  • 全部
  • 默认排序

用Design Entry CIS生成逻辑网表的时候没有报错,能够成功的生成pxlBA.txt,netlist.log,pstchip.dat,pstxnet.dat,pstxprt.dat五个文件,这五个文件在同一个文件夹NetList下。然后一个叫work2的文件夹使用PCB Design GX

各位大神这是用Allegro画的图,为什么位号有丝印而元器件边框没有丝印啊,在出光辉文件的时候有设置线宽是6mil

Allegro16.6元件脚上出现黄色三角形

我安装的Allegro软件版本为16.6,当打开的PCB文件的版本小于16.6时,每次都会弹出如下提示,试问如何取消此提示?

Allegro中导出的dxf文件时提示Given layer filename does not exist.在我的笔记本上,不是第一次装Allegro。换一台电脑,一模一样的操作,dxf文件是可以正常导出的,不会提示这个,求解决。

Allegro如何绘制蓝牙异型天线?????

Allegro画板子的时候,由于0201封装的电阻电容全连接会出现立碑的现象,因此需要将接地的那个焊盘进行单连接,请问一下可以批量将所有的0201的焊盘都改成单连接吗

封装是从PCB导出的封装。现重新调用导入另外一个PCB中之后,出现如图所示框选的部分还都在

Allegro PCB,元器件高度限制区域设置?