扫码关注
- 全部
- 默认排序
网口除差分信号外其他的都需要加粗到20mi2.跨接器件两端需要多打地过孔3.晶振信号需要包地处理，下面尽量不要放置器件存在DRC报错注意等长线之间需要满足3W规则电源注意线宽尽量保持一致，满足载流以上评审报告来源于凡亿教育90天高速PCB特
注意地址线等长需要满足3W2.数据线之间也需要满足3W规则3.注意不要出现stub线头，后期自己处理一下4.注意过孔不要上焊盘5.电气网络的几根信号线需要和地址线组一起进行等长以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解
注意数据线之间等长需要满足3W间距，后期自己检查一下其他组是否满足2.注意模拟信号尽量一字型布局3.跨接间距最少要保证1.5mm，一般建议2mm，有器件的地方可以不满足4.电源输出打孔要打在最后一个电容后面5.反馈信号需要走10mil的线进
DDR3 2片：电感内部挖空处理。注意电源铺铜不要出现这种瓶颈处：等长线注意要保证3W间距，去调整出来：数据线需要满足等长误差，还存在报错：数据线也要满足3W间距自己注意走线跟过孔的间距规则：分割带尽量大于20MIL：以上评审报告来源于凡亿
DD3 四片：注意不要出现这种锐角走线：负片层并未赋予网络：注意设计完了之后检查下走线的连接性：并未保证3W间距原则：差分对内等长注意规范：差分对内等长误差为5MIL：以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特
晶振底部不要走线：电源反馈信号8-12mil即可：直接可以顶层连接，无需在扇孔：上述一致原因：可以直接连接地线打孔包地：电路地与机壳地至少满足2MM间距：等长线满足3W原则：还存在等长报错：还存在两处开路报错：以上评审报告来源于凡亿教育90
图一应该是说的这组差分，你过孔还打到焊盘上了3W那里你是满足的，这里的间距需要注意这里要连接有线头这里有不完全连接
随着半导体集成度越来越高，PCB层间的串扰问题愈发严重，虽然很多电子工程师通过3W规则来解决串扰，但你知道吗？还有很多方法可以抑制PCB板的串扰问题。串扰CrossTalk)是指PCB上不同网络之间因较长的平行布线引起的相互干扰，主要是由于
随着半导体集成度越来越高，PCB层间的串扰问题愈发严重，虽然很多电子工程师通过3W规则来解决串扰，但你知道吗？还有很多方法可以抑制PCB板的串扰问题。串扰CrossTalk)是指PCB上不同网络之间因较长的平行布线引起的相互干扰，主要是由于
此处不满足载流，后期自己铺铜处理一下，走线最少需要加粗到15mil以上载流计算都是以最窄处计算的2.注意数据线，地址线之间等长需要满足3W规则后期自己优化一下3.像此处的碎铜尽量挖空处理注意差分对内等长误差5mil其他没什么问题以上评审报告
