扫码关注
找到 “管脚定义” 相关内容 条
- 全部
- 默认排序
在学习电路设计软件过程中，总会遇到诸多电路设计软件相关难题。为帮助大家解决常见的电路设计软件问题，小编特地带来本文。请注意，本文有关电路设计软件的问题讲解基于protel。如果你想在电路设计软件的学习道路上再进一步，不妨来了解下这些问题哦。 1.原理图常见错误： (1)ERC报告管脚没有接入信号：a.创建封装时给管脚定义了I/O属性;b.创建元件或放置元件时修改了不一致的grid属性，管脚与线没有连上;c.创建元件时pin方向反向，必须非pin name端连线。 (2)元件跑到图纸界外：没有在
2891 0 0
17.4和17.2不一样吗？按照视频讲解的去做 按住ctrl 选中的管脚会拖动 而且我进入这个package里面这个package properties是无法点击的 也不像视频说的双击左键会出来 属性框
821 0 0
