问问大咖 传道·授业·解惑
问问达人
凡亿FPGA首席专家讲师
向TA求助
凡亿EDA软件讲师
向TA求助
资深18年嵌入式专家
向TA求助
提问了一个关于的Cadence Allegro问题
·
2022-06-17 22:59

老师,请问一下,器件到器件之间的间距在哪里设置, 查看回答

720 0 1
提问了一个关于的Cadence Allegro问题
·
2022-06-17 22:53

导出网表时,Capture弹窗这个是什么原因造成的,然后软件强行关闭了有同学遇到这样的问题么昨天的原理图生成网表没有问题然后今天改了下原理图,重新生成网表,软件就报错了 查看回答

提问了一个关于的Cadence Allegro问题
·
2022-06-17 22:49

请问 一下 我这个问什么编辑不了原理图封装呀? 查看回答

提问了一个关于的Cadence Allegro问题
·
2022-06-17 22:41

谁知道能怎么处理呢? 查看回答

779 0 0
提问了一个关于的Cadence Allegro问题
·
2022-06-16 10:59

AllegroPCB中怎么操作能够输出这些阻抗信息? 查看回答

提问了一个关于的Cadence Allegro问题
·
2022-06-14 11:25

请教一个问题 关于allegro导入DXF文件以后部分的不规则曲线丢失 应该如何处理? 查看回答

提问了一个关于的Cadence Allegro问题
·
2022-06-14 11:24
提问了一个关于的Cadence Allegro问题
·
2022-06-14 10:07

请问一下Allegro布线中,第二种隐藏线是怎么做到的?allergo 查看回答

提问了一个关于的Cadence Allegro问题
·
2022-06-13 11:30
提问了一个关于的Cadence Allegro问题
·
2022-06-13 11:29

但显示网络已经选中了我用的是17.2 查看回答

757 0 0

凡亿教育 回答

提供最权威的解答

帮助网友解决问题

4053