扫码关注
- 全部
- 默认排序
答：在5.34问中，我们讲述了什么是相对传输延迟。这里呢，我们来具体讲述一下，怎么去添加相对传输延迟的等长规则，首先讲述的是通过直接添加法去添加，直接添加法只适用于点对点的传输模式，中间没有任何串阻、串容的情况，具体操作如下所示：
答：在第5.35问中，我们讲述了直接添加的办法去添加相对传输延迟的等长规则。这一问呢，我们讲述一下如何使用模型添加法去添加相对传输延迟的等长规则，具体的操作步骤如下所示：第一步，打开规则管理器，执行菜单命令Setup-Constraints，在下拉菜单中选择Constraint Manager，如图5-99所示，进入到规则管理器中；
答：所谓区域规则呢，就是在整个PCB板的规则都添加好了，有一块区域单独拉出来，服从另一个规则，在这块区域所应用的这个规则呢，我们就称之为区域规则，一般多用于BGA器件区域，下面我们讲解一下，如何添加区域规则，具体的操作步骤如下：
答：正常情况下CM规则管理器中属性较多，有很多列，如果有部分列我们不想显示，则可以隐藏，具体操作的步骤如下所示：第一步，点击Setup-Constraints-Constraint Manager选项，调出规则管理器。然后找到想隐藏的属性列（如Max Length），然后右击点击Hide Column选项，如图5-196所示，即可隐藏此列内容；
答：我们布局完成之后，计算好阻抗线宽之后呢，就要开始进行布线操作，在布线之前，我们需要添加走线的规则，这样走出来的线宽才是阻抗线宽，具体添加阻抗线宽的详细步骤如下所示：
答：添加完成走线的阻抗线宽之后，这样PCB板上信号走线就会按照所设置的物理走线线宽进行。除了添加走线的线宽之外，还需要添加间距规则，来规范不同元素之间的间距，满足生产的需求，添加间距的操作步骤如下所示：
答：我们在时序等长时，除了考虑信号线的走线的长度以外，在高速设计领域里还需要考虑封装本身的引脚长度。所谓封装引脚长度，指的就是元器件封装内部的引脚长度，这个长度一般芯片的厂家会提供这数据，我们要做的就是将数据导入到规则管理器中，与等长一起处理，具体的操作步骤如下：
答：我们在进行PCB设计的时候，都是在PCB布局完成之后，在PCB中进行规则设置，但是很多原理图工程师喜欢在原理图中设置规则，这样导入网表之后，PCB加入的规则就会被冲掉，我们这里讲解一下，如何不将原理图的中所添加的规则导入到PCB中，具体操作的步骤如下所示：
答：我们在进行PCB设计之前，都需要先绘制板框，在PCB绘制板框，都是绘制标准的，比如矩形、圆形，如果板框是异形的，一般是通过autocad软件绘制好之后，导入到PCB中。板框进行修改呢，也是如此，我们这里举例讲解一下，对于规则的板框绘制完成以后，我们应该如何对其进行修改，具体如下。
答：设计PCB过程中，若设计中有差分对信号，则需要将是差分的2个信号设置为差分对，设置差分对有2种方式：手动添加及自动添加。
全站最新内容推荐
- 1加码技术，打破困境，PSPice电路仿真助你解锁职场新高度！
- 2简谈稳压二极管和普通二极管的区别
- 3贴片元件如何拆卸及焊接？
- 4盘点电子工程师必须了解的21个电路
- 5英伟达GB300芯片受阻，存在过热问题
- 6WARELEO李增原创H04课程大纲的安排课程中内容及工具及课程的重点学习办法的讲解
- 7WARELEO李增原创H03根据自己的关注知识点和所需要的知识来选择需要的图书包邮递
- 8WARELEO李增原创H02理工男生李老师的介绍从51单片机驱动到FPGA到仿真设计之路
- 9WARELEO李增原创H01信号电源完整性设计与HFSS射频天线设计仿真验证研修课程主题
- 10WARELEO李增：反射仿真的信号观察办法及时域串扰的仿真设置及观察技巧
