- 全部
- 默认排序
No ERC检查点即忽略ERC检查点,是指该点所附加的元件管脚在进行ERC检查时,如果出现错误或者警告,错误或者警告将被忽略过去,不影响网络表的生成。忽略ERC检查点本身不具有任何的电气特性,主要用于检查原理图
元件的重新编号
原理图绘制常利用复制的功能,复制完之后会存在位号重复或者同类型元件编号杂乱的现象,使后期BOM表的整理十分不便。重新编号可以对原理图中的位号进行复位和统一,方便设计和维护。
元件库开发环境及设计
在用Allegro Capture绘制原理图时,需要放置各种各样的元件。虽然Cadence Allegro内置的元件库虽然很完备。但是难免会遇到找不到需要的元件的时候,因此在这种情况下便需要自己创建元件了。Cadence Allegro提供了一个完整的创建元件的编辑器,可以根据自己的需要进行编辑或创建元件。本章将详细介绍如何创建原理图元件库。