扫码关注
- 全部
- 默认排序
电路设计初始阶段原理图
电路原理图设计阶段是一个产品设计的开始阶段，也是折腾时间最长的阶段，可以说是和PCB设计、修改时间相当的阶段。通过不断的修改电路原理图，最终确定原理图方案，达到产品的定型。因此，电路原理图可以说是一个电子产品的构架和灵魂. 在原理图电路设计中，要做到标号统一，通常表现为标号位置统一，显示信息统一。特别的，电阻、电容、电感等元件，每一个类型的元件更要标号统一。 一般来讲，进入sch设计环境之后，需要经过以下几个步骤才算完成原理图的设计：
1. 新建个原理图文件。 2. Altium_Designer9->DocumentOptions，把 Title Block 的选项去掉。3. 将文件保存为“ .schDot”格式； 4. 使用Place->Drawing Tools->Line ，根据自身需要，绘制出如下图所示界面；
第一步，对单页的原理图页面进行设置。首先，选中你要更改页面尺寸的那一页原理图；然后单击鼠标右键，执行命令schematic Page Properties，如图2-6所示，进行页面大小设置；在弹出的界面中，修改页面大即可，也可以对页面进行自定义的大小设置，如图2-7所示： 图2-6 单页页面参数设置示意图 &nb
在orcad中创建原理图工程的步骤如下：第一步，打开orcad软件，执行菜单File→New Project…，如图3-1所示，在弹出的界面中选择输入工程的名称，选择工程的类型是原理图schematic，Location选择工程文件需要存储的位置； 图3-1 新建工程文件示意图第二步，点击OK以后，创建好工程文件，工程文件下面会自动产生一个后缀为DSN的文件，DSN文件下有一个schEMATIC1文件，文件下面是PAGE1的原理图页面，如图3-2所示，在DNS文件右键可以创
在pcb里面看上去没有Re-annotate的原因基本上是：PCB的Designator 现实的text与 schematic的Designator出现的text名字不一致而导致的
AD19出现[Error] XXX.sch Compiler Sheet-Entry XX not matched to Port at Xmil,Ymil问题的解决方法
![AD19出现[Error] XXX.Sch Compiler Sheet-Entry XX not matched to Port at Xmil,Ymil问题的解决方法](https://api.fanyedu.com/public/uploads/huodong/20200829/eb0d17e258e8f5d199a4cc2bc41699e3.png)
AD19关于 [Warning] SQ.sch Extra Pin 1 in Normal of part 的解决办法
![AD19关于 [Warning] SQ.SCH Extra Pin 1 in Normal of part 的解决办法](https://api.fanyedu.com/public/uploads/huodong/20200831/72e5c28050c1dfccb9e2e5980ecaf45c.png)
