- 全部
- 默认排序
答:orcad创建封装库时,放置管脚的Type的含义是管脚的类型,表示管脚的类型,每一种类型的含义解释如下:3 State:三态类型,0与1与高阻态,一般用于逻辑门器件;Bidrectional:双向传输类型,一般用于DC-DC电路器件;Input:输入信号,一般用于IC类器件的输入管脚;Open Collector:表示开集电集,一般用于三极管或者是MOS管;Open EmITter:表示开发射集,一般用于三极管或者是MOS管;Output:输出信号,一般用于IC类器件的输出管脚;Passiv
答:针对于管脚数目比较多的IC类元器件,可以先把全部的管脚数目放置出来,然后进行属性的统一修改,操作的步骤如下:第一步,首先在绘制库的界面中按照规格书放置IC相对应的管脚数目管脚名称Name以及管脚编号Numbers先按数字1、2、3...,一致往下排,如图2-64所示; 图2-64编辑管脚属性示意图第二步,用鼠标左键框选所有的管脚,点击右键,EdIT Properties…,编辑属性,如图2-64所示;第三步,在弹出的界面中进行对应参数的设置即可,如图2-65所示,可以运
答:TITle block是一个全局的变量,存在于每一页的原理图中,我们需要在库里面的TITle block加入图片,然后更新到原理图中。第一步,在当前设计的库Design Cathe路径下找到TITle block的库,复制到本地的库路径下,才可以对其进行更改;第二步,打开TITle block的库,进行更改,放置公司logo,点击菜单Place→Picture,放置之前准备好的图片,放置到TITle block中,调整好大小以及位置,如图2-83所示,这样就把logo图片加入到了TITle
答:针对于orcad中的器件,有时候需要将器件的外形框加粗,操作如下;第一步,打开库文件,鼠标左键选中元器件的外形框,右键选择EdIT Properties…,编辑元器件的外形框的属性,如图2-90所示; 图2-90 编辑元器件外形框属性示意图第二步,在弹出的属性框中,可以对线的样式以及线的宽度进行设置,选择需要的线的样式以及线的宽度即可,如图2-91所示; 图2-91 元器件外形框属性设置示意图第三步,设置好线的样式以
答:Pin Group这个属性是指可以交换的属性设置,我们删除这个属性的操作如下;第一步,打开库文件,点击菜单View→Package,进入到整个器件的编辑属性,然后点击菜单EdIT→Properties,或者按快捷键Ctrl+E,进入器件管脚属性编辑页面,如图2-92所示: 图2-92 编辑器件属性示意图第二步,在弹出的器件属性框找到Pin Group这一栏,Pin Group这一栏中定义了数值,数值相同的就是可以进行管脚交换的,如图2-93所示; 图2-93&n
答:1)对原理图单个页面的纸张设计大小的设置方法如下:第一步,在原理图页面上右键,选择菜单Schematic Page Properties,对原理图页面的属性进行设置,如图3-4所示; 图3-4 原理图页面属性设置示意图 图3-5 页面大小属性设置示意图第二步,在弹出的界面中对页面的大小进行设置,UnITs可以进行单位设置,下面是原理图页面大小设置,在Custom中还可以对原理图页面大小进行自定义的设置,如图3-5所示。2)
答:orcad的Browse功能,具体来说就是来浏览当前原理图中的一些元素,如器件、网络等,如图3-34所示,通过浏览功能能够快速的定位原理图中的元器件,网络等元素。选中原理图根目录,点击菜单EdIT→Browse命令,选择要浏览的元素即可,下面对主要的元素逐一做详细的说明。 图3-34 调用Browse功能示意图Ø Parts:表示的是元器件,通过打开浏览器件的功能,如图3-35所示,可以看到原理图中所有的元器件列表的一些参数:Reference是器件位号,value是器件
答:在orcad中查找元素,使用搜索功能即可,使用搜索的功能的方法如下所示:第一步,选择原理图跟目录,进行全局查询;或者选中某一页原理图,在当前页面进行搜索,这一步操作很重要,不然没法进行搜索;第二步,执行菜单EdIT→Find命令,或者按快捷键Ctrl+F进行查找,都会直接跳到原理图的搜索框中,如图3-37所示; 图3-37 调用搜索功能示意图第三步,在搜索框输入要搜索的内容之前,先要选择要搜索的类型,打开搜索框右侧的望远镜下拉菜单,选择搜索的类型,如图3-38所示,前面打勾的即是选
答:对原理图文件进行DRC检测以后,按照设置的DRC检测的选项,会在原理图中留下DRC的标记,对于分页的原理图来说,每一页每一页的去查看DRC的标记,比较繁琐,这里可以运用Browse功能,查看所有的DRC,操作方法如下:第一步,选中原理图的根目录,执行菜单EdIT→Browse功能,然后选择DRC Marks,进行DRC标记的查看,如图3-66所示: 图3-66 浏览DRC Marks设置示意图第二步,执行命令以后,如图3-67所示,DRC ERROE显示的是错误的类型说明,DRC
答:orcad产生Cadence Allegro的网表的操作步骤如下;第一步,选择原理图根目录,执行菜单Tools→Creat Netlist,或者是点击菜单栏上的图标,调出产生网表的界面,如图3-68所示; 图3-68 产生网表示意图第二步,弹出的Creat Netlist界面中,选择的是PCB EdITor,产生Allegro的第一方网表,如图3-69所示; 图3-69 Allegro第一方网表参数设置示意图第三步,输入Allegro第一方网表需要注意下面几个
全站最新内容推荐
- 1加码技术,打破困境,PSPice电路仿真助你解锁职场新高度!
- 2简谈稳压二极管和普通二极管的区别
- 3贴片元件如何拆卸及焊接?
- 4盘点电子工程师必须了解的21个电路
- 5英伟达GB300芯片受阻,存在过热问题
- 6WARELEO李增原创H04课程大纲的安排课程中内容及工具及课程的重点学习办法的讲解
- 7WARELEO李增原创H03根据自己的关注知识点和所需要的知识来选择需要的图书包邮递
- 8WARELEO李增原创H02理工男生李老师的介绍从51单片机驱动到FPGA到仿真设计之路
- 9WARELEO李增原创H01信号电源完整性设计与HFSS射频天线设计仿真验证研修课程主题
- 10WARELEO李增:反射仿真的信号观察办法及时域串扰的仿真设置及观察技巧