- 全部
- 默认排序
差分对内等长凸起高度不能超过线距的两倍2.差分出线要尽量耦合3.TX和RX要创建等长组进行等长4.确认一下此处是否满足载流,加粗线宽以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教:
注意绕蛇形不要有直角2.差分线等长凸起高度不能超过线距的两倍3.存在多余的走线4.过孔不要上焊盘5.VREF的电源信号走线最少要加粗到15mil以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫
控制信号走线可以不用加粗,注意线宽尽量保持一致2.输出打孔要尽量打在滤波电容后面3.电源要在底层蒲婷进行处理4.此处电源不满足载流以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教:h
电感所在层的内部需要挖空处理2.此处会出现载流瓶颈,后期自己把铜皮加宽3.贴片器件换层需要打孔尽量连接,这样是存在开路的4.反馈要从滤波电容后面取样,走10mil的线,后期可以自己调整一下布局5.电源需要在底层铺铜进行连接6.器件摆放注意不
在电子工程师的日常工作中,长时间面对PCB设计软件是很容易带来眼睛疲劳等问题,为了提高工作效率,很多工程师选择将软件界面切换为暗黑模式,该模式提供了更舒适的视觉体验,特别是在低光环境下或长时间使用的情况下,那么在Allegro 17.4版本
反馈要从最后的电容后面接过来走线太细了不满足载流不要从管脚侧面出线这里应该先连到滤波电容以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教:https://item.taobao.co
电感所在层的内部需要挖空处理2.反馈器件靠近管脚放置,从输出滤波电容后面取样,走一根10mil的线即可,不用进行铺铜3.此处电源不满足载流,滤波电容尽量靠近管脚摆放,可以放bottom层4.电源需要再底层铺铜进行连接,走线太细,不满足载流5
网口信号除差分外,其他的都需要加粗到20mil2.差分走线可以在优化一下3.晶振需要走内差分,并且包地处理4.走线尽量钝角,不要有尖角5.差分对内等长存在误差报错6.走线尽量不要从小器件中间穿,后期容易造成短路7.注意器件摆放不要干涉8.顶
差分对内等长凸起高度不能超过线距的两倍2.地网络尽量在地平面层铺铜进行处理3.TX和RX需要创建等长组进行等长4.注意器件摆放不要干涉5.注意电源要尽量满足载流,线宽保持一致以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解P
差分对内等长凸起高度不鞥超过线距的两倍2.主要差分出线要尽量耦合3.差分需要进行对内等长,误差5mil4.器件摆放尽量中心对齐处理5.CC1和CC2属于重要信号,走线需要加粗6.注意走线不要有任意边,后期自己优化一下走线7.包地的地线上尽量