找到 “Allegro” 相关内容 条
  • 全部
  • 默认排序

此电容应该靠近座子放置2.单点接地此处不用打孔,直接在散热焊盘上打孔尽量回流3.存在drc报错,后期自己调整一下走线路劲4.输出主干道需要铺铜,满足载流5.电感所在层的内部需要挖空处理6.器件干涉7.反馈从电容后面走一根10mil的线即可8

90天全能特训班18期 allegro -杨旭 -DCDC

反馈线需要走一根10mil的线,线宽尽量保持一致2.此处是输主干道,两个过孔不满足载流3.存在无网络铜皮和过孔4.此处器件在底层无法与顶层铜皮进行连接5.电源和地存在开路以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB

90天全能特训班18期 allegro -翁杰 -PMU

电源输入主干道应该铺铜处理,15mil 不满足载流,应该先经过电容在到电感2.单点接地此处不用打孔,只要在散热焊盘上打孔即可3.可以在底层铺一个整版铜把地网络进行连接4.走线能拉直尽量拉直,后期自己用推挤功能推挤一下以上评审报告来源于凡亿教

90天全能特训班18期allegro-邹信锦-DCDC

此处电源输入打两个过孔不满足载流2.线宽尽量保持一致3.主电源应该铺铜满足载流4.器件摆放干涉5.器件摆放尽量中心对齐以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教:https:/

90天全能特训班18期allegro-邹信锦-PMU

采用单点接地,此处不用打孔2.走线尽量不要有直角,此处可以在优化一下3.输出打孔要打在滤波电容后面PMU此处不满足载流,8/16的孔两个过孔过1A2.电源输出打孔打在最后一个滤波电容的后面输出打孔都需要优化一下3.反馈器件靠近管脚放置,走一

90天全能特训班18期allegro-觅一惘-DCDC-PMU

电源打了几个孔需要再顶层铺铜进行连接,或者走线连接2.电源在底层铺一块铜皮进行连接3.这个电源走一根20mil的线就足够了4.地网络直接打孔在底层铺整版铜,不用进行走线连接5.过孔没有网络6.器件摆放干涉,摆放器件时最好把丝印层打开以上评审

90天全能特训班18期allegro-翁杰-PMU

地网络在GND层欧通进行连接2.TX和RX要分别进行等长,误差100mil3.差分走线不满足差分间距要求4.锯齿状等长不能超过线距的两倍5.差分出线要尽量耦合6.差分对内等长误差5mil7.焊盘出线不规范,焊盘中心出线至外部才能拐线处理,避

90天全能特训班18期-allegro-翁杰-百兆

电感所在层测内部需要挖空处理2.地分割间距最少控制1mm以上,有跨接器件的地方不满足可以忽略,其他地方尽量一致3.除差分线外,其他的都需要加粗到20mil4.注意过孔尽量不要上焊盘5.注意等长线之间需要满足3W6.地址线也需要添加等长组进行

90天全能特训班18期-allegro-Mr.韩-达芬奇

锯齿状等长不能超过线距的两倍2.线宽尽量保持一致3.时钟要靠近管脚放置,并且包地处理4.走线也不规范,需要优化一下5.此处电源不满足载流6.TX和RX需要添加class,并进行等长处理,误差100mil7.TX,RX之间需要走一根20mil

90天全能特训班18期-allegro-邹信锦-百兆网口

锯齿状等长不能超过线距的两倍很多差分都存在相同的问题,后期自己修改一下2.焊盘出线不规范,焊盘中心出线至外部才能拐线处理,避免生产出现虚焊3.CC1属于重要信号,需要加粗处理4.ESD器件尽量靠近座子管脚放置5.差分出线要尽量耦合6.器件摆

90天全能特训班18期-allegro-觅一惘-USB3.0