AS-凡亿课堂

电子产业一站式赋能平台

找到 “AS” 相关内容条

全部
- 全部
- 一周内
- 一月内
- 三月内
默认排序
- 默认
- 按最新

问答

请问pads logic 怎么统一修改元件编号

1271 0 1

pdAS器件位号编号

问答

AD20中线间距设置问题。。

电路中有许多网络NET，然后我建立了clASs类来管理他们，我想对不同的类，设置不同的间距比如 VCC_1 类，我设置相同线直接的间距至少为1.524mm, 然后设置Vcc2类中相同类线的间距至少为1.08mm..点击确定，AD直接报错/ 这是怎么回事？难道不可以对不同网络线中的相同网络设置不同的间距？

927 0 2

KFLS 2022-09-20 14:23:48

问答

电路中有许多网络NET，然后我建立了clASs类来管理他们，我想对不同的类，设置不同的间距

641 0 1

mm138148 2022-09-29 09:31:10

问答

请问下各位大神，ALLEGRO17.4MeASure和Html显示空白如何处理？

请问下各位大神，ALLEGRO17.4MeASure和Html显示空白如何处理？

0 0 0

无殇的岁月 2022-10-07 19:01:08

问答

Allegro17.4meASure显示空白

Allegro17.4meASure和HTML操作是没有参数显示，一直显示空白，请问下是什么问题，谢谢

645 0 0

无殇的岁月 2022-10-07 19:02:56

问答

请问DXF结构图分别有顶层和底层的限高图，分别要放哪个SUBCLASS呢

请问DXF结构图分别有顶层和底层的限高图，分别要放哪个SUBCLASS呢

706 0 0

2022-11-19 14:25:16

问答

allegro画封装有必要画装配线和占地面积吗？

想请教下做项目画封装时ASsembly_Top和Place_Bound_Top层有必要画吗？

649 0 -1

问答

对于金属外壳的DUT，在测试CEI和CEV的时候，接地和不接地这两种cASe为什么结果有大差异

问：对于金属外壳的DUT，在测试CEI和CEV的时候，接地和不接地这两种cASe为什么结果有大差异，可以画图详细解释一下吗？答：思考清楚附图的问题，你的疑惑估计就解决了。CEI和CEV本质都是测试线束上的噪声电流值，接地与不接地改变的就是这

912 0 0

测试CEICEV金属外壳DUT

问答

allegro 使用ASsign color赋予的颜色，怎么能够全清除恢复层本身的颜色？

636 0 1

allegro高亮颜色

问答

请问大佬这种打叉的引脚在huae元器件的时候用什么引脚类型？普通引脚pASsive？

459 0 1

原理图器件