- 全部
- 默认排序
答:在进行PCB设计的的时候,为了防止突发状况的发生,一般都会进行随时保存,做久了以后还是会忘记去保存,所以ALLEGRO软件提供了自动保存的功能,这里我们讲解一下如何进行自动保存,以及自动保存的时间如何设置,,具体操作如下:
答:做无盘设计的目的,是因为通孔的焊盘在内电层,是具有寄生电容的效应的,容易造成阻抗的不连续,导致信号出现发射,从而影响信号的完整性,所以在处理高速信号时候,在PCB设计端就将走线连接层的焊盘去掉,最大程度的保持地过孔与通孔连接处的走线阻抗一致,具体操作的步骤如下所示:
答:在ALLEGRO软件中,所铺的铜皮全部都是动态铜皮,在进行Etch显示的时候,包括走线、铜皮都会显示,在前面的问答中我们讲解了如何将铜皮全隐藏不显示,但是,这样不方便走线设计,走线时不清楚哪一块有铜皮,这里我们讲解一下,如何设置铜皮不显示,但是在PCB中还是显示铜皮的边框,具体操作如下所示:
答:我们在设计完成之后,需要对所有的铜皮进行smooth处理,在进行smooth处理的时候,有时因为铺铜的错误操作,出现有一块或者几块铜皮不能更新,出现Out of data shape的问题,如图6-188所示,
答:我们输出贴片坐标文件,执行File-Export,选择Placement,输出的坐标文件,输出的文件是文本文件,为了贴片更方便一些,我们这里讲解下如何从ALLEGRO软件中导出Excel格式的贴片坐标文件,操作如下:
答:我们这里所说的铜皮避让区域,一般指的是手动去对铜皮进行修整过的地方。在处理相同模块的时候,这个手动进行调整过的地方是可以进行复制的,这里讲解一下,如何对修整好的铜皮避让区域进行复制以及其它操作,具体如下:
答:我们在进行PCB设计的时候,都是在PCB布局完成之后,在PCB中进行规则设置,但是很多原理图工程师喜欢在原理图中设置规则,这样导入网表之后,PCB加入的规则就会被冲掉,我们这里讲解一下,如何不将原理图的中所添加的规则导入到PCB中,具体操作的步骤如下所示:
答:这里所说的多余的走线、多余的过孔,指的就是不连接任何地方或者多出来的一截线段,过孔就是不需要打孔地方,打了过孔,这些在最终的PCB文件中都需要将这些多余的线与过孔进行删除,我们这里讲解一下,如何而去定位多余的走线、多余的过孔:
答:我们在ALLEGRO中进行设计的时候,总会遇到这样的问题,创建类的时候,可供选择的选项太多,这里我们对这些不同的类做一个说明:
答:我们在PCB设计过程中,差分信号是比较重要的信号,一般设置差分信号到其它信号的间距是20mil,但是设置完差分信号到其它信号的间距之后,差分对内PN之间不满足20mil的间距,会报错,如图6-205所示: