扫码关注
本文要点高电子迁移率晶体管 (High electron mobility transistors ，HEMT) 和伪高电子迁移率晶体管 (pseudomorphic high electron mobility transistors ，
1713 0 0
耀创深圳 关注Ta
耀创（深圳）电子科技有限公司是专注于从事电子设计自动化（EDA）服务的高科技公司，是Cadence公司全线产品的授权代理商。
粉丝
6
| 关注
0
| 获赞
1
在谈到航运业节能减排时，大家可能不会想到从纵倾优化的角度入手；但这种方法在近期备受关注，因为它确实可以大大减少燃料消耗。即使航行速度和吃水保持不变，船舶的阻力也会发生变化，这取决于纵倾角度。因此，在港口的装载货物时，优化纵倾角可以确保船舶在
1767 0 0
DDR布线技术的重要性在如今的印刷电路板设计中，双数据速率（DDR）存储器非常普遍。许多设计都会用到DDR存储器配置的不同版本，这需要在布局中使用特定的布线模式。DDR的名称来源于其能够在每个时钟周期内发送和接收两次信号，是原先的单数据速率
1725 0 1
在今年的 IMAPS（International Microelectronics Assembly and Packaging Society，国际微电子装配与封装学会 ）大会上，Cadence 资深半导体封装管理总监 John Park
1726 1 0
日前，OPPO未来科技大会2021上正式发布了自研芯片的开山之作，全球首个6纳米影像NPU芯片——马里亚纳MariSiliconX，带来了空前强大的AI计算能效和影像性能，搭载马里亚纳MariSiliconX的旗舰OPPO Find X系列
1496 0 0
GRE是Global Route Environment的缩写，中文意思为全局布线环境，运用具备阶层化意识的全面绕线引擎与图形式互连流程规划程序。通GRE技术在短时间就可以开发出包含众多互连总线与芯片引脚数的复杂且高速的设计组件。此外，运用
2522 0 0
GRE是Global Route Environment的缩写，中文意思为全局布线环境，运用具备阶层化意识的全面绕线引擎与图形式互连流程规划程序。通GRE技术在短时间就可以开发出包含众多互连总线与芯片引脚数的复杂且高速的设计组件。此外，运用
5500 0 0
在高频领域，信号或电磁波必须沿着具有均匀特征阻抗的传输路径传播。一旦阻抗失配或不连续现象，一部分信号被反射回发送端，剩余部分电磁波将继续被传输到接收端。信号反射和衰减的程度取决于阻抗不连续的程度。当失配阻抗幅度增加时，更大部分的信号会被反射
1974 0 0
在设计PCB时，我们通常会依赖以前在网上找到的经验和技巧。某些规则在设计时是通用的，也有部分规则只能用于特定设计。例如，模数转换器PCB规则不适用于RF，反之亦然。但是，某些准则对于任何PCB设计都可以视为通用的。我们今天来看看一些可以显着
1416 0 0
以下文章来源于Cadence楷登PCB及封装资源中心 ，作者Cadence本文要点相控阵天线是一种具有电子转向功能的天线阵列，不需要天线进行任何物理移动，即可改变辐射信号的方向和形状。这种电子转向要归功于阵列中每个天线的辐射信号之间的相位差
1895 0 0
- 1
- 2
