找到 “铺铜” 相关内容 条
  • 全部
  • 默认排序

存在多处开路2.打孔需要打在输出滤波电容后面,在底层铺铜进行连接3.反馈线宽走10mil即可4.在底层铺一块整版地铜进行连接以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教:http

90天全能特训班19期 allegro - 黎润舟-DCDC

电感下面不要放置器件,自己优化下:此处DCDC5.0V输入建议铺铜处理以满足载流大小,或者加粗走线的宽度能满足:此处存在铜皮瓶颈处,自己优化下:此处LDO电路中的电源信号能顶层连接的,就把过孔删掉:存在多处情况。右边的LDO电源信号存在上述

全能19期-常密生-第二次作业-PMU

此处不满足载流2.此处存在开路3.输出打孔要打在滤波电容后面5.反馈线要从滤波电容后面取样,走10mil即可6.电感所在层的内部需要挖空处理,背面尽量不要放置器件7.电源网络需要再底层铺铜进行处理,剩下的地方铺地以上评审报告来源于凡亿教育9

90天全能特训班19期 allegro - 杨喵喵-PMU

这里走线不满足载流这里器件摆放顺序不对这个L1应该摆放在C2的后面与C2连接,而且只有一个过孔不满足载流散热过孔应该两面开窗处理焊盘出线不要从侧面出线这里C13应该是从最后一个电容拉一根反馈线连接而不是铺铜电感下面的铜皮需要挖空处理以上评审

658 0 0
90天特训班全能18期AD楠_作业_TPS54550_DC_DC作业评审

注意电源不要任意角度走线,注意走线规范:此处电池管脚加粗走线:铺铜注意这种尖岬铜皮,自己优化下:注意走线能拉直的拉直处理,尽量最短路径:此处器件包地处理:还存在一处开路报错:以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解P

全能18期-2层STM32开发板

注意差分走线,此处的右边调整为左边形式走线:注意地网络顶层也没铺铜,GND层也没有进行负片分割,需要重新设计:PWR层也没有设置负片层进行分割或者是正片铺铜,建议重新设计下:电源跟地都没有处理。TX RX没有设置MGROUP等长:差分需要对

全能19期-黎润舟-第三次作业-百兆网口设计

机壳地以及电源地没有正片铺铜处理也没有负片分割处理,注意地是需要处理的:变压器上除了差分信号,其他的加粗20MIL走线:电源层也并未处理电源 :TX RX信号之间用GND走线隔开:RX TX没有创建等长组进行等长:差分对内等长误差为5MIL

全能19期-Allegro-Faker-第3次作业-百兆网口模块PCB布局

电源跟地都没有处理,还存在飞线,一定需要处理:配置电阻电容可以向上或者向下移动,中间布局优先于电源主干道,重新优化下布局:并且配置电阻电容尽量整体对齐以及紧凑,不要太松散了:一路跟二路的输入电源都没有铺铜连接:输出主干道的铜皮太窄,完全满足

全能19期-茉宣第一次作业1——DCDC

1、层叠的定义及添加对高速多层板来说,默认的两层设计无法满足布线信号质量及走线密度要求,这个时候需要对PCB层叠进行添加,以满足设计的要求。2、正片层与负片层正片层就是平常用于走线的信号层(直观上看到的地方就是铜线),可以用“线”“铜皮”等进行大块铺铜与填充操作,如图8-32所示。图8-32 正片

PCB设计难?搞定叠层,你的也可以很高级

数据线与地址线之间的分割线上需要打地过孔,建议150mil一个第4层数据线和地址线之间也需要添加一根地线分开2.等长存在误差报错3.有器件连接的网络要创建Xsignals进行等长4.注意电源需要再电源层处理一下,铺铜进行连接5.注意器件不要

90天全能特训班19期 AD - 董超-1SDRAM