找到 “等长” 相关内容 条
  • 全部
  • 默认排序

差分对内等长凸起高度不能超过线距的两倍2.焊盘出线可以在优化一下3.差分走线需要按照阻抗线宽线距进行走线4.pcb上不要存在stub线5.注意差分对内等长误差5mil6.存在多处开路,后期自己检查一下drc7.过孔到焊盘间距太近,间距最少6

90天全能特训吧20期 AD-李磊-USB3.0

GND网络尽量就近打孔连接到地平面,尽量一个焊盘一个过孔后期自己优化一下器件摆放,地网络尽量靠近管脚差分出线要尽量耦合,后期自己优化一下差分对内等长误差5mil器件摆放间距不要太近,后期干涉不好焊接

90天全能特训班21期-AD-绯红红玫瑰-2DDR

个别线宽和其他走线不一致尽量避免小器件焊盘打孔等长绕线注意角度,部分绕线实际生产是直角以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教:https://item.taobao.com

90天全能特训班21期—LHY——第9次作业——ddr的绘制

时钟线等长错误等长组分类缺少网络等长绕线太乱,太不均匀,锯齿状绕线应尽量上下咬合电源管脚配置电容应靠近引脚放置,均匀分布在焊盘旁边就近连接焊盘等长绕线角度太小,实际生产会是直角以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解

90天全能特训班21期-SDRAM模块作业

此处不满足载流,后期自己铺铜处理一下,走线最少需要加粗到15mil以上载流计算都是以最窄处计算的2.注意数据线,地址线之间等长需要满足3W规则后期自己优化一下3.像此处的碎铜尽量挖空处理注意差分对内等长误差5mil其他没什么问题以上评审报告

90天全能特训班21期 AD 喜之郎-2DDR

注意差分出线要尽量耦合,走一起2.注意差分走线需要按照阻抗线宽线距走线,否则容易产生阻抗突变3.打孔要打在ESD器件前面4.走线一层连通不用打孔差分需要进行对内等长,误差5mil差分对内等长凸起高度不能超过线距的两倍注意器件摆放不要干涉一脚

90天全能特训班21期 -AD-ZJC-USB3.0

等长组创建有误,一组9根信号2.这些信号也需要加入到地址线的class组里面进行等长器件摆放不要干涉后期自己调整一下,尽量不要用直接建议钝角以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联

90天全能特训班 19期-AD-熊思智-1SDRAM

SATA:可以直接把差分规则里面的耦合度设置大一点就不会报错了:此处差分直接走顶层不用扇孔了:MIPI:注意差分组跟组等长误差为10MIL:此对差分对内等长误差是5MIL:以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PC

AD-全能21期-刘林-第七次作业-AUDIO,MIPI,RF,SATA,VGA模块

差分需要耦合走线,重新拉下进焊盘:注意信号加粗要拉出焊盘之后再去加粗走线:差分对内等长误差 为5MIL: TX并未设置等长等长:RX虽然分组,但未设置等长规则:注意RX TX都要设置等长组并且等长规则 再去拉等长,自己再去优化下。以上评审

AD-全能20期- AD李磊—第六次作业百兆网口 ETH

时钟信号等长错误数据线分组却少网络等长绕线太丑,信号流向尽量顺畅以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教:https://item.taobao.com/item.htm?s

90天全能特训班21期-刘林-第五次作业-2片SDRAM模块的PCB设计