找到 “等长” 相关内容 条
  • 全部
  • 默认排序

差分等长不耦合,差分对间等长可以用差分等长命令上面也要包地处理RJ45:提交作业的时候铺一下铜走线不要从电阻中间穿过以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教:https://

576 0 0
PCB Layout 2024-01-03 16:21:12
刘林-第四次作业-HDMI模块,千兆网口模块作业评审

跨接器件旁边尽量多打地过孔,间距最少1.5mm,建议2mm,有器件的地方可以不满足2.网口差分需要进行对内等长,误差5mil3.模拟信号需要一字型布局,走线加粗4.注意过孔不要上焊盘5.反馈信号走线需要加粗到10mil6.注意确认一下此处是

90天全能特训班20期 xiaohao-达芬奇

DDR3 2片:电感内部挖空处理。注意电源铺铜不要出现这种瓶颈处:等长线注意要保证3W间距,去调整出来:数据线需要满足等长误差,还存在报错:数据线也要满足3W间距自己注意走线跟过孔的间距规则:分割带尽量大于20MIL:以上评审报告来源于凡亿

AD-全能特训班21期-AD-xiaohao-第六次作业-DDR3模块

DD3 四片:注意不要出现这种锐角走线:负片层并未赋予网络:注意设计完了之后检查下走线的连接性:并未保证3W间距原则:差分对内等长注意规范:差分对内等长误差为5MIL:以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特

AD-全能20期-AD-xiaohao-第六次作业-DDR3模块

晶振底部不要走线:电源反馈信号8-12mil即可:直接可以顶层连接,无需在扇孔:上述一致原因:可以直接连接地线打孔包地:电路地与机壳地至少满足2MM间距:等长线满足3W原则:还存在等长报错:还存在两处开路报错:以上评审报告来源于凡亿教育90

AD-全能20期-AD-4层开发板

差分对内等长误差不满足+-5mil这里可以这样出线这里要这样连接以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教:https://item.taobao.com/item.htm?s

521 0 0
PCB Layout 2024-01-03 17:18:31
啊哈-USB3.0_USB_TYPE-PCB第一次作业评审

走线拉出焊盘之后再去加粗:差分走线需要保持耦合,重新连接下:差分对内等长注意规范:保持耦合走线,差分下面 的走线明显比上面的宽,自己重新绘制下:差分队跟队之间也要满足10MI的误差:差分对内等长误差为5MIL:以上评审报告来源于凡亿教育90

AD-全能20期-AD杨文越-HDMI-第五次作业

地负片层并未赋予网络:差分对内等长注意规范:上述一致原因:差分对内等长5MIL:以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教:https://item.taobao.com/it

AD-全能20期- AD王志武第五次作业USB3.0和TYPE_C 的PCB设计

时钟线等长错误等长过于松散不齐整,绕线不均匀,锯齿状绕线尽量咬合电源信号的电容放置不均匀,尽量做到均匀的放置电容电容应尽量靠近管脚放置,不要拉出来太远以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链

90天全能特训班21期-+AD24-第一次作业-一片SDRAM

此处这里的信号直接走线包地处理就可以了:机壳地与电源地之间至少满足2MM间距:跨接器件两边多放置点地过孔:电感的每一层都需要挖空:铜皮不要尖角:电源 模块的反馈信号注意连接:这个反馈信号连接有误,要连接到最后输出的电容管脚上:等长线之间尽量

AD-全能20期-AD二十好几——4层板