找到 “等长” 相关内容 条
  • 全部
  • 默认排序

差分走线要按照阻抗间距走,差分出线要尽量耦合,后期自己优化一下有好几处差分没有按照阻抗线距走,后期自己调整一下2.差分对内等长凸起高度不能超过线距的两倍3.CC1和CC2属于重要信号,走线需要加粗4.走线需要优化一下,尽量不要有直角5.差分

90天全能特训班20期AD-杨文越-USB

差分需要按照阻抗线距走,后期埃及调整一下2.差分对内等长凸起高度不能超过线距的两倍网口座子需要靠近板框摆放3.差分出线要尽量耦合,走线需要优化一下4.时钟信号包地需要在地线上打孔,建议50mil-100mil一个以上评审报告来源于凡亿教育9

90天全能特训班21期AD-ZJC-百兆网口

USB3.0:铺铜不要出现直角以及尖角,需要钝角,都修改下:差分没有耦合走线,重新走线:差分打孔不符合规范,重新扇孔下:走线没连接的删除掉:差分都没有注意耦合走线,都要检查修改:都没有耦合不符合规范。差分对内等长误差为5MIL:自己修改以上

AD-全能21期-PMU模块 USB2.0 USB3.0练习

差分对内等长误差器件顺序不对应该先经过esd在经过电阻USB3.0:差分包地每组都要包地的地线上要打回流地过孔差分对内没有做等长以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教:ht

592 0 0
PCB Layout 2023-12-25 18:07:27
兜兜里有糖-第四次作业-USB,Type C模块PCB设计作业评审

差分对内等长绕线不符合规范差分对布线线宽不一致,会导致阻抗不一致多个器件没有布局布线内层电源和地没有铜皮,导致电源和地都是开路变压器前后电源线宽不一致,变压器除差分外所有走线加粗到20mil时钟信号没有布线,应包地打孔连接rx,tx应建立等

90天全能特训班20期-兜兜里有糖-第五次作业-百兆网口

组内等长误差还存在报错:自己注意修改下等长,让组内误差没有报错。以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教:https://item.taobao.com/item.htm?s

AD-全能21期-喜之狼 AD 20 SDRAM 布局练习

下面这一组数据线尽量还可以稍微紧凑点:等长可以咬合等长,比较节省空间并且也比较美观:平面分割的分割带建议宽度20MIL:其他的没什么问题,等长尽量可以紧凑并且美观点。以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训

AD-全能21期-啊哈-1片SDRAM存储器PCB第一次作业

时钟信号等长错误地址线等长组有几个信号等长不到目标长度,电阻到芯片段加入一起等长应避免走线造成信号回路以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教:https://item.ta

90天全能特训班21期-刘林-第三次作业-一片SDRAM的设计

差分线对内等长凸起高度不能超过线距的两倍2.存在开路3.注意差分需要进行对内等长,误差5mil4.注意等长尽量不要直角,建议钝角,后期自己优化一下5.后期自己在地平面和电源平面指定网络进行连接6.差分需要按照阻抗线距走,后期自己注意一下以上

90天全能特训班20期 AD -王志武-HDMI

注意数据线之间等长需要满足3W间距,后期自己检查一下其他组是否满足2.注意模拟信号尽量一字型布局3.跨接间距最少要保证1.5mm,一般建议2mm,有器件的地方可以不满足4.电源输出打孔要打在最后一个电容后面5.反馈信号需要走10mil的线进

90天全能特训班20期 allegro -史珊-达芬奇