找到 “等长” 相关内容 条
  • 全部
  • 默认排序

器件尽量整体中心对齐:等长线的gap大于等于3W:地址数据等长误差没什么问题 ,都在误差范围内:其他的基本没什么问题,完成得还可以。以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教:

全能20期-(谢程鑫)-第5次作业-一片SDRAM模块的PCB设计

差分对内等长误差控制5mil以内散热过孔两面开窗处理rx和tx之间最好画根地线间隔开来时钟需要包地处理

494 0 0
PCB Layout 2023-10-23 16:43:33
AD-小脚冰凉-第六次作业千兆网模块作业评审

1.器件摆放重叠,应保持一定间距2.差分对内等长错误3.时钟线需要包地打孔处理4.多处飞线没有连接5.以太网芯片到CPU的GMII接口线的发送部分需要等长,建立rx、tx分别等长控制100mil误差范围6.差分没有建立对内等长规则,差分对内

90天全能特训班20期-行人-第3次作业 RJ45模块作业

线宽不一致,导致阻抗不连续走线需要保持3w间距规则地址线分组错误,缺少信号时钟线等长错误电源走线多处没有加粗数据线等长误差控制100mil范围内以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫

90天全能特训班20期-ad-邹旭 SDRAM模块

1.布局、布线未完成,多处电源信号、时钟信号等重要信号未布局。2.差分对内等长错误3.内层负片没有铜皮,地和电源网络都没有连接4.以太网芯片到CPU的GMII接口线的发送部分需要等长,建立rx、tx分别等长控制100mil误差范围以上评审报

90天全能特训班20期-Candence16.6-Hello-第三次作业-百兆网口pcb

跨接器件旁边要多打地过孔,间距最少1.5mm,建议满足2mm,有器件的地方可以不满足2.网口差分需要进行对内等长,误差5mil3.模拟信号走线需要加粗,建议10-12mil4.反馈信号需要从电容后面取样,走10mil即可5.数据线之间等长

90天全能特训班19期 AD -蜕变-达芬奇

差分走线注意出线耦合2.注意焊盘出线规范3.差分对内等长不规范,锯齿状等长,凸起高度不能超过线距的两倍4.注意打孔要打在ESD器件前面,先经过ESD器件5.器件摆放不要挡住1脚标识6.USB差分需要进行对内等长,误差5milUSB2.0电源

90天全能特训班20期 AD-杨正灿 -USB

时钟等长错误,按下方正确等长方法等长多处电源和地焊盘没有打孔导致开路地址线等长误差太大,地址线等长误差-+100mil电源没有连接,电源扇孔走线没有加粗以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问

90天全能特训班20期-AD-二十好几的第六次作业一片SDRAM

注意485需要走类差分形式2.跨接器件旁边要尽量多打地过孔,间距要最少要1.5mm3.差分对内等长凸起高度不能超过线距的两倍4.差分出线要尽量耦合5.模拟信号需要加粗处理6.反馈信号需要加粗到10mil7.注意数据线之间等长需要满足3W规则

90天全能特训班19期 AD-蜕变 -达芬奇

差分出线要尽量耦合2.差分对内等长凸起高度不鞥超过线距的两倍3.此处可顶层连通,无需打孔4.变压器需要所有层挖空处理5.时钟信号包地需要打上过孔,注意走地线需要连接过孔,不然会出现天线效应以上评审报告来源于凡亿教育90天高速PCB特训班作业

90天全能特训班19期 AD-熊思智 -百兆网口