扫码关注
找到 “灌铜” 相关内容 条
- 全部
- 默认排序
电感底部不能放置器件以及走线，重新布局下，可以将电容塞到芯片底部：这种孤铜都去除下：走线注意规范不要出现锐角以及直角：DCDC输出主干道的铜皮尽量加宽一点：放置完铜皮挖空之后需要重新灌铜才能自动避让挖空区域：反馈信号走线又是直角：铺铜也注意
580 0 0
注意差分信号包地包全：差分走线可以优化对称点：差分连接进入过孔的 看是否有多余线头 优化走线：此处差分对内等长的走线不满足规范：此处相同网络的GND铜皮并未跟焊盘连接：铜皮属性设置第二项 然后重新灌铜。CC1 CC2 管脚需要加粗走线：对内
532 0 0
612 0 0
Allergo中GND灌铜了 怎么选择下面那个铜皮 一点就选到GND那个了。隐藏又会全部隐藏- -
771 0 1
问答
不明白地孔是连接到哪里？
老师您好，看了您的Altiumdesigner 17 简单电子一体化设计实战课程和原创AD16绘制STM32开发板实战视频教程，我想问一下，打的地孔是连接到哪里？在Altium中直接设置的GND，是连接到底层么？您在顶层和底层都灌了铜， 您是把顶层和底层所有灌铜的地方都当作地么？谢谢
1328 0 1
当对allegro软件PCB层叠结构进行设置的时候，某一层可以设置为plane或者conduct，平面层和走线层。但是我发现无论是设置成plane还是conduct,这一层都可以走线，手动铺铜皮，edit-split creat这样去灌铜进行铜皮分割。既然这样，那么设置层的时候，plane和cond
4417 0 1
机壳地与电路地之间至少满足2MM间距：GND铜皮跟GND焊盘并未连接：需要设置铜皮属性之后再去重新灌铜：跨接器件两边的地可以多放置地过孔：晶振底部不要走线：TX RX直接用GND走线隔开：信号线不要从电阻电容内部走线，更改下路径：以上评审报
392 0 0
