扫码关注
- 全部
- 默认排序
很多PCB设计板卡中存在相同的模块，给人整齐、美观的感觉。从设计的角度来讲，整齐划一，不但可以减少设计的工作量，还保证了系统性能的一致性，方便检查与维护。相同模块的布局布线存在其合理性和必要性。
在Altium Designer中我们经常会遇到一些接触的连接，但是DRC检查开断路的时候是查不出来的但是往往这个接触不良的连接会使后期生产出来的板出现开路的现象。像这种现象我们怎么去避免呢？
大家好，我是龙学飞，欢迎大家学习我的本套课程，这套课程主要给大家介绍基于Realtek RTL8306平台路由器产品4层PCB设计的全过程，包括PCB设计预处理---PCB设计分析---PCB原理图、结构导入---PCB布局处理---PCB设计规则添加---PCB设计布线处理---PCB设计等长处理---电源平面分割处理---丝印调整---DRC检查---GERBER输出---文件归档等PCB设计的整个流程，通过学习本视频，可以迅速地掌握4层初等难度PCB设计方法及思路。
在我们PCB设计开始之前，客户会提供给我们原理图，我们一般需要对原理图进行常规检查，以免一些常规的错误给设计带来误差，比如器件尾号的重复，单端网络，悬浮的网络等等，那么我们如何进行检查呢，下面我们就一起来学习下吧！
在LAYOUT中制作PCB封装时，在有很多管脚的情况，是怎么放置的。这个小视频操作讲解了在制作封装时有多个管脚的情况下，怎样的快捷放置焊盘方法。
NO ERC检查点就是忽略ERC检查点，是指这个点附加的元件的管脚在进行ERC的时候，如果出现错误或者警告将被忽略过去，不影响网络报表的生成。
在设计完原理图之后，设计PCB之前，工程师需要利用软件自导的ERC功能对常规的一些电气性能进行检查，避免一些常规性的错误和查漏补缺。
在我们进入原理图中，总是在对要编译检查的对象不够了解，哪些是需要我们去编译检查的，哪些又是我们不需要的完全不是很清楚。接下来我们就来讲一讲原理图编译检查的一些常规的对象。
本视频采用Altium designer 19,分享关于缝合地过孔的添加，缝合地过孔添加出现问题，缝合地过孔的放置条件，和缝合地过孔的移除，缝合地过孔的区域放置，缝合地过孔的界面的认识。
什么是Stub 线，就是俗称的线头或歪线（特别在 Router 中经常出现）, 或者说信号没打算经过的路径。通过大量的仿真和布线经验，stub会严重影响高速线的信号质量。我们在做完设计后一定要进行stub的检查和优化。
全站最新内容推荐
- 1加码技术，打破困境，PSPice电路仿真助你解锁职场新高度！
- 2简谈稳压二极管和普通二极管的区别
- 3贴片元件如何拆卸及焊接？
- 4盘点电子工程师必须了解的21个电路
- 5英伟达GB300芯片受阻，存在过热问题
- 6WARELEO李增原创H04课程大纲的安排课程中内容及工具及课程的重点学习办法的讲解
- 7WARELEO李增原创H03根据自己的关注知识点和所需要的知识来选择需要的图书包邮递
- 8WARELEO李增原创H02理工男生李老师的介绍从51单片机驱动到FPGA到仿真设计之路
- 9WARELEO李增原创H01信号电源完整性设计与HFSS射频天线设计仿真验证研修课程主题
- 10WARELEO李增：反射仿真的信号观察办法及时域串扰的仿真设置及观察技巧
