找到 “放置” 相关内容 条
  • 全部
  • 默认排序

差分线不耦合,间距也不一致差分对内不等长误差应控制在+-5mil焊盘出线不规范不要从焊盘中间出线散热过孔应该做开窗处理晶振包地要包全上面部分也要包进去确认这些地方走线是否满足载流要求输出电容要按照先大后下的顺序排列输入端电容应靠近管脚放置c

770 0 1
五串BMS-2版公益评审

分割地尽量满足1mm,有器件的地方不满足可以忽略2.跨接器件旁边尽量多打地过孔3.差分线需要优化一下,尽量从焊盘拉出在走差分差分出线方式都需要再尽量优化一下4.晶振需要包地处理,晶振下面不要走线,不要放置器件5.焊盘出现不规范,焊盘中心出线

90天全能特训班18期AD -李阳 -千兆网口

滤波电容放置尽量靠近管脚放置2.挖空后需要右键重新铺铜才有作用3.此处不满足载流4.电感下面尽量不要放置器件5.走线未连接到焊盘,存在开路6.铺铜尽量把焊盘包裹起来7.走线需要优化一下以上评审报告来源于凡亿教育90天高速PCB特训班作业评审

90天全能特训班18期 AD-谭晴昇-PMU

DCDC 4路输入不满足载流,一般20mil过1A2.输出铺铜尽量大一点,地网络尅直接连接在散热焊盘上3.走线需要优化一下4.元件尽量优先顶层布局5.反馈器件尽量靠近管脚放置,走一根10mil的线即可6.反馈需要加粗到10mil7.此处电源

90天全能特训班18期pads-张成-PMU

锯齿状等长不能超过线距的两倍2.差分出线需要优化一下3.滤波电容放置有问题,有网络没有导入成功4.这几个应该是一个网络,滤波电容靠近对应的管脚放置5.器件摆放不要挡住一脚标识6.TX和RX要添加等长组分别进行等长,误差100mil7.存在s

90天全能特训班18期pads-江恒-千兆

这里有未连接的线路变压器下未挖空处理这两组差分对内误差要小于5mil晶振背面不允许走线和放置器件,并且晶振需要包地处理变压器这里的线除了差分要不小于20mil这个间距要大于1mm这里走线不满足载流以上评审报告来源于凡亿教育90天高速PCB特

675 0 0
觅一惘-第四次作业 千兆网口PCB模块设计作业评审

一、元件符号概述如图1所示,元件符号是元件在原理图中的表现形式,主要由元件边框、管脚(包括管脚符号和管脚名称)、元件名称及说明组成,通过放置的管脚来建立电气连接关系。元件符号中管脚序号是和电子元件实物的管脚一一对应的。在创建元件的时候,图形

嘉立创EDA元件库开发环境及设计介绍

锯齿状等长不能超过线距的两倍2.线宽尽量保持一致3.时钟要靠近管脚放置,并且包地处理4.走线也不规范,需要优化一下5.此处电源不满足载流6.TX和RX需要添加class,并进行等长处理,误差100mil7.TX,RX之间需要走一根20mil

90天全能特训班18期-allegro-邹信锦-百兆网口

1.变压器下方需要在所有层单独放置铺铜挖空,例如顶层放一个底层再放一个铺铜挖空。2.电源电容的输入输出都需要加粗载流。3.顶底层需要整版铺地铜处理4.TX等长组需要建立xSignals,前后段合并一起等长5.差分对内等长误差要控制在5mil

90天全能特训班18期-AD李侠鑫-第四次作业-百兆网口的PCB设计 -作业评审

确认一下此处是否满足载流2.电源输入电容应该先大后小考进管脚放置3.输出电容也是先大后小靠近管脚放置自己确认一下输入输出有没有满足载流,不满足可以加粗走线或者铺铜处理4.USB的两根信号要控制90欧姆的阻抗,走差分,差分对内等长误差5mil

邮件-1913898577 --指南者开发板-作业评审