扫码关注
- 全部
- 默认排序
答：在进行PCB设计时，完成布局操作之后，为了更好的核对结构，除了导出2D的DXF文件之外，还需要导出3D文件，导入到PROE软件中进行对比，这样更能非常显著的看出结构是否有问题，具体导出的方法如下所示：
答：在进行PCB设计时，完成布局操作之后，为了更好的核对结构，除了导出2D的DXF文件之外，还需要导出3D文件，导入到PROE软件中进行对比，这样更能非常显著的看出结构是否有问题，具体导出的方法如下所示：
答：高亮显示命令，也就是Assign Color命令。在Allegro软件进行PCB设计的时候，是应用非常广泛的命令，如图5-76所示。这里我我们详细介绍一下，高亮显示的使用方法以及在Options参数面板的设置，具体如下：
答：我们在前面的问答中讲述了走线的阻抗线宽以及不同的元素之间的间距规则之间的限定，但是，在Allegro软件中各个的约束规则需要在约束规则管理模式开启的情况下，才能起作用的。执行菜单命令Setup-Constrains，在下拉菜单中选择Modes，进行各个约束规则管理模式的选取，如图5-79所示：
答：我们在设计完成以后，都需要对一组传输的总线进行时序等长，在做时序等长的时候，分为绝对传输延迟与相对传输延迟。绝对传输延迟，顾名思义，信号传输在PCB设计中都是有一个走线的长度，我们通过设置这个信号线传输的最大值与最小值，来实现等长的方法，就称之为绝对传输延迟。一般情况下如果信号是从一个点传输到另一个点，中间没有任何的串阻、串容，这个绝对传输延迟的方法还是非常有效而却直观的。具体在PCB中设置绝对传输延迟的方法如下所示：
答：在前面的问答中，我们讲述了绝对传输延迟的概念以及如何对绝对传输延迟进行添加，这里我们讲述一下什么是相对传输延迟。相对传输延迟的概念，跟绝对传输延迟是对立的，在绝对传输延迟中我们定义了信号线的最大值与最小值，而相对传输延迟则是需要找一个基准线，对比它来进行对比的一个概念。
答：在5.34问中，我们讲述了什么是相对传输延迟。这里呢，我们来具体讲述一下，怎么去添加相对传输延迟的等长规则，首先讲述的是通过直接添加法去添加，直接添加法只适用于点对点的传输模式，中间没有任何串阻、串容的情况，具体操作如下所示：
答：在第5.35问中，我们讲述了直接添加的办法去添加相对传输延迟的等长规则。这一问呢，我们讲述一下如何使用模型添加法去添加相对传输延迟的等长规则，具体的操作步骤如下所示：第一步，打开规则管理器，执行菜单命令Setup-Constraints，在下拉菜单中选择Constraint Manager，如图5-99所示，进入到规则管理器中；
答：我们在Allegro软件中，不论是做绝对传输延迟还是做相对传输延迟，从所有的等长列表中可以看到，它的本质都是从一个元器件的管脚连接到另一个管脚的长度，也就是我们所说的Pin-Pair到Pin-Pair的长度。我们创建等长集合，其实也是创建Pin-Pair的集合，这里，讲解一下，Allegro软件中如何创建Pin-Pair，具体操作如下：
答：所谓的Xnet，是指在无源器件的两端，两个不同的网络，但是本质上其实是同一个网络的这种情况。比如一个源端串联电阻或者串容两端的网络。在实际设计情况中，我们需要对这种进行Xnet的设置，方便进行时序等长的设计，一般信号传输要求都是信号的传输总长度达到要求，而不是分段信号等长，这时采用Xnet就可以非常方便的实现这一功能，在Allegro软件中添加xnet的具体步骤如下所示：
