扫码关注
- 全部
- 默认排序
差分走线要按照阻抗间距走，差分出线要尽量耦合，后期自己优化一下有好几处差分没有按照阻抗线距走，后期自己调整一下2.差分对内等长凸起高度不能超过线距的两倍3.CC1和CC2属于重要信号，走线需要加粗4.走线需要优化一下，尽量不要有直角5.差分
差分需要按照阻抗线距走，后期埃及调整一下2.差分对内等长凸起高度不能超过线距的两倍网口座子需要靠近板框摆放3.差分出线要尽量耦合，走线需要优化一下4.时钟信号包地需要在地线上打孔，建议50mil-100mil一个以上评审报告来源于凡亿教育9
有飞线未连接铜皮没有分配网络铺铜可以调整一下要包住焊盘这里可以铺铜连接以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教：https://item.taobao.com/item.ht
有器件没有布局布线滤波电容放置不均匀，应尽量1-2个焊盘一个电容器件丝印干涉，丝印不要重叠保持一定间距以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教：https://item.ta
差分对内等长误差器件顺序不对应该先经过esd在经过电阻USB3.0：差分包地每组都要包地的地线上要打回流地过孔差分对内没有做等长以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教：ht
差分对内等长绕线不符合规范差分对布线线宽不一致，会导致阻抗不一致多个器件没有布局布线内层电源和地没有铜皮，导致电源和地都是开路变压器前后电源线宽不一致，变压器除差分外所有走线加粗到20mil时钟信号没有布线，应包地打孔连接rx，tx应建立等
地网络焊盘就近打孔接地晶振应走类差分形式包地打孔处理重要信号线尽量少换层，最多打三次孔以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教：https://item.taobao.com
多处尖岬铜皮未处理电源模块输出应在最后一个器件后打孔、232串口模块C、V走线应加粗到10mil以上焊盘要从中心链接，不要从长边出线、锐角出线电容靠近管脚放置存在drc未处理，多处过孔只连接一个层造成天线报错 以上评审报告来源于凡亿教育90
组内等长误差还存在报错：自己注意修改下等长，让组内误差没有报错。以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教：https://item.taobao.com/item.htm?s
下面这一组数据线尽量还可以稍微紧凑点：等长可以咬合等长，比较节省空间并且也比较美观：平面分割的分割带建议宽度20MIL：其他的没什么问题，等长尽量可以紧凑并且美观点。以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训
