找到 “报告” 相关内容 条
  • 全部
  • 默认排序

这个vref是参考电压,写入或读取数据时需要用vref来确定是高电平还是低电平,不要大面积铺铜。四块的也是一样ddr到芯片的距离有点远了一般是600-800mil丝印位置可以调一下,调整齐不放焊盘上其他的没什么问题以上评审报告来源于凡亿教育

591 0 0
PCB Layout 2023-11-14 17:44:14
 肖平铮-第六次作业-两片和四片DDR模块PCB设计作业评审

1.封装丝印层错误,Top Overlay是丝印层2.0805封装焊盘横向太宽补偿错误,焊盘间距太近3.sop8封装外侧没画一脚标识,器件焊接后将看不到一脚标识,丝印上焊盘4.sop8封装焊盘太短,焊盘补偿错误以上评审报告来源于凡亿教育90

90天全能特训班20期-明远山-第三次作业-pcb封装的创建

注意数据线等长需要满足3W规则2.地址线之间等长也需要满足3W规则3.注意数据线扇孔线宽尽量保持一致4.地址线等长存在误差报错5.等长组创建有问题,有很多网络没有添加到里面,后期自己重新创建一下6.注意走线不要有直角和尖角,尽量钝角7.注意

90天全能特训班20期 AD-思乐 -2SDRAM

滤波电容要靠近芯片放置,尽量保证一个管脚一个2.晶振需要走类差分,包地处理,在地线上打上地过孔3.输入电容按照先大后小靠近管脚摆放,此处走线爷不满足载流,后期自己铺铜或者加粗走线处理4.电容输出线宽尽量保持一下,满足载流5.存在开路,LED

90天全能特训班20期 AD-邹旭-STM32

差分换层需要在旁边200mil范围内打回流地过孔电源走线注意加粗usb座子到esd器件之间也需要建立差分对,对内误差控制5mil等长差分对内等长不符合规范差分对内等长误差超过5mil负片没有指定网路多处孤岛铜皮、尖岬铜皮以上评审报告来源于凡

90天全能特训班20期-AD-思乐-usb3.0-type c

电容布局布线错误,此脚是反馈信号,电容应靠近管脚放置电源输出端打孔多处电源走线需要加粗走线不能从同层器件下穿过以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教:https://ite

90天全能特训班20期-林瑜涵-PMU模块的PCB设计

1.变压器下方不能走线,需要所有层挖空铺铜处理2.多余线头、多余打孔造成天线报错3.布局不合理,布局不美观,相邻器件尽量对齐,尽量减短布线美化布线。4.整版电源线宽15mil,按照推荐值20mil过一安电流,主电源载流不足一安,需要加宽载流

90天全能特训班20期-AD-杨正灿百兆模块作业

1.外壳地到GND分割要2mm以上距离2.跨接电容这边外壳地附近要和gnd打一样多的过孔3.多处孤岛铜皮和尖岬铜皮4.走线不完全连接,走线要连接到焊盘中间出线5.过孔上焊盘,过孔尽量和附近过孔对齐,走线要从焊盘中心出线6.tx、rx等长组缺

90天全能特训班20期-AD-杨正灿千兆模块作业

1.电源模块主输出路径打孔只有两个孔有连接,载流不够2.差分有报错未处理3.LED灯尽量考经板边摆放4.pcb下方各模块电源走线载流不够,应最少40mil线宽5.信号布线注意保持3W间距规则6.布线尽量避免直角锐角以上评审报告来源于凡亿教育

90天全能特训班20期-AD_2层STM32

注意铺铜时要尽量把焊盘包裹起来,铜皮不要有任意角度,进行钝角2.电感挖空所在层需要右键重新铺铜进行挖空处理,焊盘处的铜皮不要进行挖空,否则存在开路3.电容先大后小排列摆放4.相同网络的铜皮和走线没有连接在一起,后期自己更改一下铜皮属性设置注

90天全能特训班21期 AD-哦-DCDC