扫码关注
- 全部
- 默认排序
在电子设备的设计和制作过程中，电子工程师会遇见各种各样的问题，其中之一是ERC报告管脚没有接入信号，这种问题如何解决？为什么会产生这个问题？种种问题将由凡亿教育来帮你解决吧！1、ERC报告管脚的作用首先，先来了解下ERC报告管脚在电路中的作
随着时代高速发展，网络技术始终扮演着至关重要的角色，然而，在网络加载过程中可能会出现各种问题，其中之一是找不到报告NODE，针对这个问题如何解决？1、网络载入时找不到报告NODE的原因①网络配置错误网络配置可能出现错误，导致无法正确找到报告
注意差分出线要尽量耦合，对内需要再优化一下2.跨接器件旁要多打地过孔，间距最少要满足1.5mm，建议2mm，有器件的地方可以不满足3.此处差分需要优化一下，可以打孔从底层走线4.模拟信号走线需要加粗处理5.反馈信号需要从输出电容后面打孔，走
跨接器件旁要多打地过孔，间距最少要1.5mm，建议2mm，有器件的地方可以不满足2.网口除差分信号外，其他的都需要加粗到20mil3.模拟信号需要一字型布局，尽量单根包地，走线加粗处理4.确认一下此处是否满足载流，电源输入尽量铺铜处理5.注
器件尽量整体中心对齐：等长线的gap大于等于3W：地址数据等长误差没什么问题 ，都在误差范围内：其他的基本没什么问题，完成得还可以。以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教：
1.器件摆放重叠，应保持一定间距2.差分对内等长错误3.时钟线需要包地打孔处理4.多处飞线没有连接5.以太网芯片到CPU的GMII接口线的发送部分需要等长，建立rx、tx分别等长控制100mil误差范围6.差分没有建立对内等长规则，差分对内
线宽不一致，导致阻抗不连续走线需要保持3w间距规则地址线分组错误，缺少信号时钟线等长错误电源走线多处没有加粗数据线等长误差控制100mil范围内以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫
1.布局、布线未完成，多处电源信号、时钟信号等重要信号未布局。2.差分对内等长错误3.内层负片没有铜皮，地和电源网络都没有连接4.以太网芯片到CPU的GMII接口线的发送部分需要等长，建立rx、tx分别等长控制100mil误差范围以上评审报
模拟信号要一字型布局，走线加粗处理4层板不用打埋盲孔，直接打通孔即可铜皮和走线选择一种即可，不用重复选择.地分割间距要满足1.5mm，，建议2mm，有器件的地方可以不满足晶振走类差分需要再优化一下变压器需要所有层挖空处理注意存在多处drc错
跨接器件旁边要多打地过孔，间距最少1.5mm，建议满足2mm，有器件的地方可以不满足2.网口差分需要进行对内等长，误差5mil3.模拟信号走线需要加粗，建议10-12mil4.反馈信号需要从电容后面取样，走10mil即可5.数据线之间等长需
