找到 “报告” 相关内容 条
  • 全部
  • 默认排序

电容要靠近管脚摆放2.走线需要再优化一下, 可直接连接上过孔3.电容靠近管脚放置4.TX和RX之间尽量走一根地线进行分割,或者保持20mil间距5.时钟信号需要包地以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班

90天全能特训班18期 AD --汤文光-百兆网口

地分割间距最少保持1.5mm2.中间的热焊盘上尽量不要走线,后期自己更换一下走线路劲3.电源线宽尽量一致,满足载流4.走线没有连接到过孔中心,存在开路以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链

90天全能特训班18期 AD --汤文光-千兆网口

1.232的升压电容走线需要加粗2.走线尽量不要从小电阻电容中间穿线,容易造成短路3.USB走线不满足差分间距规则,可以打孔4.焊盘出线需要优化一下,拉出焊盘在进行加粗5.晶振需要包地处理,其他信号线不要从晶振里面穿6.USB差分对内等长5

90天全能特训班18期 AD --iYUN-STM32

上面和下面的过孔应该打在C28的后面散热过孔要双面开窗处理这里器件摆放太近造成了干涉这个作业上面电路和下面电路一样可以用模块复用,不用画两遍以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联

740 0 0
AD_20蔡春涛 第一次DCDC模块设计

1.通常过孔尺寸是10-20、12-22mil,走线换层尽量用过孔,不要用焊盘。2.焊盘出线应该从短方向线,避免从四角和长方向出线。3.过孔无网络4.电源存在开路,没有连通。5.电容地焊盘放到电源铜皮上,造成短路。6.反馈网络布线需要远离干

90天全能特训班19期-宋文孝-第一次作业-DCDC模块的PCB设计 -作业评审

1.485需要走内差分2.网口除差分信号外,其他的都需要加粗到20mil3.差分对内等长5mil4.跨接器件 旁边尽量多打地过孔,分割间距尽量1mm以上5.模拟信号走线需要加粗6.电感所在层的内部需要挖空处理7.电源输入滤波电容法尽量靠近管

90天全能特训班18期 AD --李侠鑫-达芬奇

电源输出应该从滤波电容后面进行输出打孔2.电源输入主干道尽量铺铜处理,满足载流。此处要先经过电容在输入到电感3.输出滤波电容应该放置在主干道上,先大后小4.反馈信号需要从最后一个滤波电容后面取样,走一根10mil的线5.此处走线需要再优化一

90天全能特训班18期 allegro -常密生 -DCDC

晶振走内差分需要再优化一下2.地分割间距最少满足1mm3.锯齿状等长不能超过线距的两倍4.网口除差分线外,其他的都需要加粗到20mil5.模拟信号尽量一字型布局6.电感所在层的内部需要挖空7.反馈需要从最后一个电容后面取样8.数据线和地址线

90天全能特训班18期 allegro -one piece -达芬奇

1.485走内差分需要再优化一下2.跨接器件旁边尽量多打地过孔,间距最少1mm3.网口差分对内等长误差5mil4.模拟信号走线需要加粗5.电感所在层的内部需要挖空处理6.反馈从电容后面取样,走10,mil7.输入打孔要打在滤波电容前面8.注

90天全能特训班18期 AD -李天昊 -达芬奇

电感所在层的中间需要挖空处理2.反馈线走10mil即可3.过孔需要开窗处理,然后底层需要开窗进行扇热4.注意铜皮需要优化一下5.相同网络的铜皮和走线没有连接上,后期自己更改一下铜皮属性设置以上评审报告来源于凡亿教育90天高速PCB特训班作业

90天全能特训班19期 AD -文镜皓 -DCDC