扫码关注
- 全部
- 默认排序
地网络在GND层欧通进行连接2.TX和RX要分别进行等长，误差100mil3.差分走线不满足差分间距要求4.锯齿状等长不能超过线距的两倍5.差分出线要尽量耦合6.差分对内等长误差5mil7.焊盘出线不规范，焊盘中心出线至外部才能拐线处理，避
1.线宽要保持一致，线宽不一致会导致阻抗不连续。2.TF卡的时钟信号，与其他信号线的间距保证20mil左右，有空 间的情况下，包地处理。3.数据线等长错误，避免绕90度角等长。4.铺铜存在多处孤岛铜和尖岬铜皮以上评审报告来源于凡亿教育90天
这里有未连接的线路变压器下未挖空处理这两组差分对内误差要小于5mil晶振背面不允许走线和放置器件，并且晶振需要包地处理变压器这里的线除了差分要不小于20mil这个间距要大于1mm这里走线不满足载流以上评审报告来源于凡亿教育90天高速PCB特
1，焊盘有开路。2.pcb存在drc4.多处孤岛铜皮和尖岬铜皮4.走线保持3w间距4.走线避免锐角5.差分换层旁边要打地过孔6.晶振布线错误，晶振的一对线要走成类差分的形式，并整体包地处理， 线尽量短如下图8.同层连接不需要打孔9.时钟线要
电感所在层测内部需要挖空处理2.地分割间距最少控制1mm以上，有跨接器件的地方不满足可以忽略，其他地方尽量一致3.除差分线外，其他的都需要加粗到20mil4.注意过孔尽量不要上焊盘5.注意等长线之间需要满足3W6.地址线也需要添加等长组进行
锯齿状等长不能超过线距的两倍2.线宽尽量保持一致3.时钟要靠近管脚放置，并且包地处理4.走线也不规范，需要优化一下5.此处电源不满足载流6.TX和RX需要添加class，并进行等长处理，误差100mil7.TX,RX之间需要走一根20mil
这个差分需要优化一下。这里过孔打到焊盘上了晶振需要包地处理走线也要走类差分变压器这里的走线除了差分都要大于20mil时钟要包地处理这里等长不要有直角长度也要大于3w以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班
1.变压器下方需要在所有层单独放置铺铜挖空，例如顶层放一个底层再放一个铺铜挖空。2.电源电容的输入输出都需要加粗载流。3.顶底层需要整版铺地铜处理4.TX等长组需要建立xSignals，前后段合并一起等长5.差分对内等长误差要控制在5mil
确认一下此处是否满足载流2.电源输入电容应该先大后小考进管脚放置3.输出电容也是先大后小靠近管脚放置自己确认一下输入输出有没有满足载流，不满足可以加粗走线或者铺铜处理4.USB的两根信号要控制90欧姆的阻抗，走差分，差分对内等长误差5mil
锯齿状等长不能超过线距的两倍很多差分都存在相同的问题，后期自己修改一下2.焊盘出线不规范，焊盘中心出线至外部才能拐线处理，避免生产出现虚焊3.CC1属于重要信号，需要加粗处理4.ESD器件尽量靠近座子管脚放置5.差分出线要尽量耦合6.器件摆
