扫码关注
- 全部
- 默认排序
器件干涉2.地网络就近打孔，缩短回流路劲3.差分对内等长凸起高度不能超过线距的两倍4.差分走要耦合，且满足差分间距要求5.注意走线不要有直角，后期自己优化一下6.VREF的线宽最少要加粗到15mil以上7.差分对内等长误差5mil8.反馈线
电源输出打孔要打在电容后面2.反馈信号要走10mil3.等长存在误差报错4.差分走要满足差分间距要求，等长原则是哪里不耦合，就在哪里进行等长5.VREF线宽最少要加粗到15mil以上6.注意器件摆放不要干涉以上评审报告来源于凡亿教育90天高
注意绕蛇形不要有直角2.差分线等长凸起高度不能超过线距的两倍3.存在多余的走线4.过孔不要上焊盘5.VREF的电源信号走线最少要加粗到15mil以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫
为了减少在高速信号传输过程中的反射现象，必须在信号源、接收端以及传输线上保持阻抗的匹配。单端信号线的具体阻抗取决于它的线宽尺寸以及与参考平面之间的相对位置。特定阻抗要求的差分对间的线宽/线距则取决于选择的PCB叠层结构。由于最小线宽和最小线
差分对内等长凸起高度不能超过线距的两倍2.注意T点的间距要求，后期自己看视频在了解一下3.地网络需要就近打孔，缩短回流路径4.VREF的电源最少要加粗到15mil以上5.此处不满足载流6.注意差分走线要尽量耦合，满足差分间距要求，控好阻抗7
存在开路2.此处走线可以在进行一下优化3.器件摆放尽量中心对齐处理4.一层连接可以不用打孔5.差分需要进行对内等长，误差5mil6.ESD器件尽量靠近管脚摆放7.后期自己把电源和地再平面层处理一下，添加上网络以上评审报告来源于凡亿教育90天
电感所在层需要挖空处理2.差分对内等长凸起高度不鞥超过线距的两倍3.器件摆放靠近管脚，尽量短4.电源输出打孔要打在最后一个滤波电容的后面5.除了散热过孔，其他的都需要盖油处理6.器件摆放注意不要干涉7.差分出线要注意耦合以上评审报告来源于凡
网口信号除差分外，其他的都需要加粗到20mil2.差分走线可以在优化一下3.晶振需要走内差分，并且包地处理4.走线尽量钝角，不要有尖角5.差分对内等长存在误差报错6.走线尽量不要从小器件中间穿，后期容易造成短路7.注意器件摆放不要干涉8.顶
差分对内等长凸起高度不能超过线距的两倍2.地网络尽量在地平面层铺铜进行处理3.TX和RX需要创建等长组进行等长4.注意器件摆放不要干涉5.注意电源要尽量满足载流，线宽保持一致以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解P
差分对内等长凸起高度不鞥超过线距的两倍2.主要差分出线要尽量耦合3.差分需要进行对内等长，误差5mil4.器件摆放尽量中心对齐处理5.CC1和CC2属于重要信号，走线需要加粗6.注意走线不要有任意边，后期自己优化一下走线7.包地的地线上尽量
