找到 “差分” 相关内容 条
  • 全部
  • 默认排序

差分线处理不当,注意锯齿状等长不能超过线距的两倍2.网口除差分信号外,其他的都需要加粗到20mil3.485信号需要走内差分处理4.器件摆放间距过近,后期焊接会有问题5.注意地址线需要进行等长,误差可以200mil,需要满足3W间距规则6.

90天全能特训班17期PADS-CZS-达芬奇

跨接器件旁边尽量多打地过孔,间距最少1.5mm2.注意差分需要进行对内等长,误差5mil3.注意差分出线要尽量耦合4.晶振下面不要走线5.地址线之间等长需要满足3W6.走线未连接到过孔中心,存在开路7.反馈需要走一根10mil的线8.器件摆

90天全能特训班17期AD-K-达芬奇

差分对内等长误差控制在+-5mil晶振要靠近管脚放置,并且要包地处理焊盘出线,线宽不要大于焊盘宽度可以拉出焊盘后在加粗这里走线确认是否满足载流这里r33应该放到r34旁边,两个电容靠近管脚放置。这里24管脚要直接连接起来

733 0 0
PCB Layout 2023-05-23 14:40:20
余逍桐--20天PCB设计与DFM作业作业评审

差分对内误差控制在+-5mil这里要拉出焊盘管脚在加粗处理芯片上的散热过孔要开窗处理

803 0 0
PCB Layout 2023-05-23 14:56:14
庞明宇---20天PCB设计与DFM的PCB设计作业作业评审

晶振可以在靠近管脚一些。差分锯齿等长不要大于两倍间距散热过孔正反都要开窗处理走线不满足3w间距这里输出要加粗处理电容按先大后小放置走线不要穿过电容电阻

932 0 0
PCB Layout 2023-05-24 16:18:23
20天PCB设计与DFM可制造性线上特训营 _STM32开发板V1.0作业评审

在“设计规则”中的“规则管理”界面将PCB的各个设计规则如线宽规则、差分规则、过孔规则等设置完成之后,就需要将PCB中每个网络所对应的规则进行驱动,那么就可以设置“网络规则”。在“网络规则”中可以对当前PCB内的所有网络进行规则分配,继而让

1543 0 0
嘉立创EDA专业版网络规则设置

1.差分走线要注意耦合2.RX和TX需要创建等长组进行分别等长3.小电容靠近管脚摆放4.注意走线不要有小线头以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教:https://item

90天全能特训班18期 allegro -one piece-百兆网口

差分换层,旁边需要打地过孔2.差分线可以在优化一下3.晶振需要包地处理4.焊盘出线与焊盘同宽即可,拉出来再进行加粗5.电源存在多处开路以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教

90天全能特训班18期 allegro -one piece-千兆网口

差分线锯齿状等长不能超过线距的两倍很多差分都存在同样的问题,后期自己修改一下2.注意差分走线要尽量耦合3.一对差分只用进行对内等长,不用两根都进行绕蛇形4.滤波电容尽量靠近管脚摆放,走线加粗,需要优化一下以上评审报告来源于凡亿教育90天高速

90天全能特训班18期 allegro -觅一惘 -4DDR

电源输出打孔要打在电容后面,反馈从最后一个电容后面取样2.差分出线要尽量耦合3.输入打孔要打在电容前面,先经过电容在进入管脚4.数据线需要满足3W规则,后期自己调整一下间距5.地址线也要满足3W6.电容尽量靠近管脚放置,以上评审报告来源于凡

90天全能特训班17期pads-CZS-达芬奇