扫码关注
- 全部
- 默认排序
差分走线需要再优化一下2.此处差分尽量打孔换层，在旁边添加一对回流地过孔，包地即可3.电容靠近管脚放置，走线优化一下，不要有锐角4.焊盘中心出线至外部才能拐线处理，避免生产出现虚焊5.存在多处开路6.差分需要进行对内等长，误差5mil7.R
差分对内等长锯齿状不能超过线距的两倍2.差分走线要尽量耦合出线，后期自己优化一下3.电容尽量一个管脚一个4.差分信号尽量少打孔换层，打孔注意耦合以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫
输出打孔要打在最后一个电容后面2.反馈取样要从最后一个电容后面取样，线宽需要走10mil3.注意电感底部不要放置器件以及走线，需要重新优化下底层的布局以及布线：4.过孔尺寸尽量用常规的,8/10，8/16,12/24，一般pcb上过孔大小尽
电容尽量靠近管脚放置，一个管脚一个2.百兆网口差分需要进行对内等长，误差5mil，差分尽量少换层打孔3.RX和TX需要添加等长组进行等长，误差100mil4.电容靠近管脚放置5.确认一下此处是否满足载流，注意电源要满足载流6.器件摆放尽量中
此处不满足载流2.此处存在开路3.输出打孔要打在滤波电容后面5.反馈线要从滤波电容后面取样，走10mil即可6.电感所在层的内部需要挖空处理，背面尽量不要放置器件7.电源网络需要再底层铺铜进行处理，剩下的地方铺地以上评审报告来源于凡亿教育9
1.485信号需要走内差分处理，后期自己调整一下布局，然后重新走线2.晶振优先布局，走线路劲要尽量短3.晶振注意电容摆放顺序，先经过电容，在到晶振4.差分出线要耦合，走线尽量不要走小器件中间，容易造成短路5.差分对内等长处理不当，锯齿状等长
差分走线要尽量耦合2.小电容靠近管脚摆放3.焊盘中心出线至外部才能拐线处理，避免生产出现虚焊4.RX和TX需要创建等长组进行等长，误差100mil，中间用根地线进行分隔5.时钟信号需要包地处理6.焊盘需要添加阻焊进行开窗处理，要不后期不能进
跨接器件旁边尽量多打地过孔，间距最少1mm，有器件的地方可以不满足2.地网络直接就近打孔，走线不要从小器件中间穿，容易造成短路3.等长存在误差报错4.注意等长线之间需要满足3W间距5.注意一下此处是否满足载流6.器件摆放不要干涉一脚标识7.
分割地之间的间距最少要1mm以上2.晶振需要走内差分，并包地3.焊盘中心出线至外部才能拐线处理，避免生产出现虚焊，走与焊盘同宽拉出来再进行加粗4.变压器除擦还分信号外，其他的都需要加粗到20mil5.变压器需要所有层挖空以上评审报告来源于凡
走线需要优化一下2.差分出线要尽量耦合3.注意此处是否满足载流4.此处可以从焊盘角出线，尽量不要有直角5.时钟信号需要包地处理6.焊盘中心出线至外部才能拐线处理，避免生产出现虚焊7.差分需要进行对内等长，误差5mil8.PX和TX之间需要用
