扫码关注
- 全部
- 默认排序
答：很多人很好奇，我们PCB文件可以添加差分信号属性，来进行走线，那原理图中可以对信号添加差分属性吗？这个当然也是可以的，下面就我们一步一步来给大家演示如何在原理图中进行差分属性的添加：第一步，首先需要在原理图中添加差分属性，选中差分信号的一根网络，然后点击鼠标右键，执行命令Edit Properties…,进行属性编辑，或者双击鼠标左键，也是一样的效果，如图3-99所示： 图3-99 信号差分属性编辑示意图第二步，进入信号属性编辑的界面，下边栏选中Schematic Ne
答：有些PCB封装里，有部分管脚是没有Pin_number的，一般这些管脚是固定的非金属化孔或者其他没有信号的焊盘,如图4-106所示： 图4-106 封装没有管脚示意图可按以下步骤添加此类管脚，点击Layout-Pins，进入焊盘添加界面，选择Mechanical选项，然后选择要放置的焊盘，设置好放置的焊盘数量及其间距等内容，即可放置无Pin_number的到封装中，如图4-107所示。 图4-107 设置机械管脚示意图
答：我们在设计完成以后，都需要对一组传输的总线进行时序等长，在做时序等长的时候，分为绝对传输延迟与相对传输延迟。绝对传输延迟，顾名思义，信号传输在PCB设计中都是有一个走线的长度，我们通过设置这个信号线传输的最大值与最小值，来实现等长的方法，就称之为绝对传输延迟。一般情况下如果信号是从一个点传输到另一个点，中间没有任何的串阻、串容，这个绝对传输延迟的方法还是非常有效而却直观的。具体在PCB中设置绝对传输延迟的方法如下所示：
答：在前面的问答中，我们讲述了绝对传输延迟的概念以及如何对绝对传输延迟进行添加，这里我们讲述一下什么是相对传输延迟。相对传输延迟的概念，跟绝对传输延迟是对立的，在绝对传输延迟中我们定义了信号线的最大值与最小值，而相对传输延迟则是需要找一个基准线，对比它来进行对比的一个概念。
答：所谓的Xnet，是指在无源器件的两端，两个不同的网络，但是本质上其实是同一个网络的这种情况。比如一个源端串联电阻或者串容两端的网络。在实际设计情况中，我们需要对这种进行Xnet的设置，方便进行时序等长的设计，一般信号传输要求都是信号的传输总长度达到要求，而不是分段信号等长，这时采用Xnet就可以非常方便的实现这一功能，在Allegro软件中添加xnet的具体步骤如下所示：
答：交换器件，这个功能在PCB中是非常实用的，特别是在处理布局的时候，直接交换器件就可以快速的将信号的飞线理顺，具体操作的步骤如下所示：第一步，执行菜单命令Place-Swap功能，在下拉菜单中选择Components，如图5-182所示；
答：我们知道，在Allegro软件中，推挤电气网络信号的命令是silde命令，我们调整非电气走线的命令是哪一个呢？是Vertex命令。这里呢，我们讲解一下Vertex的详细用法，具体操作如下所示：第一步，我们以调节丝印线为例来讲解Vertex命令的使用，如图5-186所示，我们需要将下面的网口器件的右侧丝印向右移动10mil；
答：添加完成走线的阻抗线宽之后，这样PCB板上信号走线就会按照所设置的物理走线线宽进行。除了添加走线的线宽之外，还需要添加间距规则，来规范不同元素之间的间距，满足生产的需求，添加间距的操作步骤如下所示：
答：我们在时序等长时，除了考虑信号线的走线的长度以外，在高速设计领域里还需要考虑封装本身的引脚长度。所谓封装引脚长度，指的就是元器件封装内部的引脚长度，这个长度一般芯片的厂家会提供这数据，我们要做的就是将数据导入到规则管理器中，与等长一起处理，具体的操作步骤如下：
答：我们对于高速信号传输，比如差分信号、一组总线传输，都需要对其进行时序等长处理，在16.6版本以上，Allegro软件推出了自动等长的功能，在空间足够的情况下，是可以采用自动等长的功能，省去手动绕等长的时间，具体操作步骤如下所示：
