扫码关注
- 全部
- 默认排序
Fanyallegroskill是由凡亿教育开发的免费Skill工具集合，专为PCB设计人员打造，适用于Cadence Allegro 16.X、17.X、23.X版本，能够显著提升设计效率。它是一款强大且灵活的工具，非常适合Allegro
Fanyallegroskill是由凡亿教育开发的免费Skill工具集合，专为PCB设计人员打造，本次更新版本FanySkill_V2.0.4，适用于Cadence Allegro 16.X、17.X、22.X、23.X、24.X版本，能够
在Allegro PCB设计系统中，格点设置需点击菜单栏"Setup > Design Parameters..."选项，在“Design Parameter Editor”对话框中点击"Setup grids"选项，如图1所示，然后在弹出的"Define Grid"窗口中配置参数，如5等份1
FanySkill的“切线/截铜”功能为PCB设计提供了高效的线路调整方案，可截断走线或铺铜和恢复走线连接。当需要微调已完成布线的器件位置时，传统方法直接移动会导致布线混乱，而使用该功能可先精准截断连接的走线，待器件位置调整完成后，再用“连接布线”功能自动恢复连接，既保持原有布线完整性，又避
在高速PCB设计中，差分过孔之间设置禁止布线区域具有重要意义。首先它能有效减少其他信号线对差分信号的串扰，保持差分对的信号完整性。其次禁止布线区域有助于维持差分对的对称性，确保信号传输的平衡性。此外它还能优化差分信号的回流路径，降低过孔寄生效应，减少信号反射和阻抗不连续性。通过这些措施，差分信号的传
在进行高速PCB设计的过程中，我们经常会遇到一个问题，那就是当PCB板的叠层结构发生变化时，为了保持信号的完整性，我们不得不对高速信号线的线宽进行相应的调整。那么这种调整是必要的，因为不同的叠层结构会对信号的阻抗产生影响。手动去逐一更改这些高速信号线的线宽是一项非常繁琐且耗时的工作，它不仅不能提高我
在进行高速PCB设计的过程中，当PCB板的叠层结构发生变化时，为了保持信号的完整性，我们不得不对高速信号线的线宽进行相应的调整。那么这种调整是必要的，因为不同的叠层结构会对信号的阻抗产生影响。手动去逐一更改这些高速信号线的线宽是一项非常繁琐且耗时的工作，它不仅不能提高我们的设计效率，反而会因为工作量
在高速PCB设计中，对于射频信号的焊盘，其相邻层挖空的设计具有重要作用。首先射频信号的焊盘通常较大，容易形成分布电容，从而破坏微带线或带状线的特性阻抗连续性。通过在焊盘正下方的相邻层挖空处理，可以有效减少焊盘的分布电容，从而维持信号传输的阻抗一致性，这种设计优化在射频电路中尤为重要。利用FanySk
在高速PCB设计中，对于射频信号的走线，其相邻层挖空的设计具有重要作用。射频信号通常需要严格控制阻抗（如50Ω），当射频走线线宽增加以降低插入损耗时，参考层距离的增加是必要的。通过挖空相邻层，以至于射频走线可以参考更远的参考平面，从而调整介质厚度，实现所需的阻抗。并且挖空相邻层可以减少射频走线与地平
在进行高速PCB设计的过程中，常常会遇到一个挑战，那就是高速信号的时序匹配问题。为了确保信号的同步到达，设计者需要对特定的高速信号组进行等长设计。手动进行这样的操作可能会非常繁琐且容易出错。凡亿skill工具中包含了一个非常实用的功能，即“布线-创建match_group”。通过这个功能，设计者可以
