扫码关注
- 全部
- 默认排序
PCB设计当中，为了满足时序匹配的要求，我们通常对数据总线进行等长，那么等长的时候，我们需要用到蛇形走线，那关于蛇形等长的参数设置及要求是怎么样的呢，我们又需要去学习呢？
对于PCB工程师来说，布线是一种必不可少的技能，那么凡亿教育深圳PCB培训班的布线技巧有哪些呢，下面就跟着深圳pcb培训来学习一下把。 AD 布蛇形线方法 Tool 里选 Interactive length tuning 要先布好线再改成蛇形, 这里用的是布线时直接走蛇形: 先 P->T 布线, 再 Shift + A 切换成蛇形走线 按 Tab 可设置属性, 类型了选用圆弧,Max Amplitude 设置最大的振幅 ,Gap 就是间隔(不知这么翻译对不) ，下面左边是振幅增量, 右
PCB上的任何一条走线在通过高频信号的情况下都会对该信号造成时延时，蛇形走线的主要作用是补偿“同一组相关＂信号线中延时较小的部分，这些部分通常是没有或比其它信号少通过另外的逻辑处理；最典型的就是时钟线，通常它不需经过任何其它逻辑处理，因而其延时会小于其它相关信号。
PCB设计信号等长分析
在做PCB设计时，为了满足某一组所有信号线的总长度满足在一个公差范围内，通常要使用蛇形走线将总长度较短的信号线绕到与组内最长的信号线长度公差范围内，这个用蛇形走线绕长信号线的处理过程，就是我们俗称的PCB信号等长处理。
在PCB设计中，蛇形等长走线主要是针对一些高速的并行总线来讲的。由于这类并行总线往往有多条数据信号基于同一个时钟采样，每个时钟周期可能要采样两次甚至4次，而随着芯片运行频率的提高，信号传输延迟对时序影响比重越来越大，为了保证在数据采样点能正确采集所有信号的值，就必须对信号传输延迟进行控制。
至于USB，SATA,PCIE等串行信号，并没有上述并行总线的时钟概念，其时钟是隐含在串行数据中的。数据发送方时钟包含在数据中发出，数据接收方通过接受到的数据恢复出时钟信号。这类串行总线没有上述并行总线等长布线的概念。但因为这些串行信号都采用差分信号，为了保证差分信号的信号质量，对差分信号对的布线一般会要求等长且按总线规范的要求进行阻抗匹配的控制
PCB设计，遇到差分线，需要做等长设计时，该怎么操作呢？在做走线等长设计的时候，我一般都是采用让走线进入蛇形走线模式，然后走出蛇形线来快速完成等长设计。
蛇形走线是PCB布局布线中常用的特殊走线之一，也是小白初入PCB设计中的难点之一，今天将以蛇形走线为主，重点分享它的技巧和用法，希望对小伙伴们有所帮助。蛇形走线外文名为serpentine，是PCB布局布线的一种特殊走线方式，主要目的是为了
