扫码关注
引言
随着半导体技术不断推进，芯片制造工艺面临诸多挑战。在这种背景下，通过晶圆背面进行供电的方案(BSPDN)成为一个重要的技术发展方向。然而，采用BSPDN技术会带来显著的散热挑战，需要通过系统化的分析和策略来解决[1]。
图1展示了从RTL测试向量到功耗分析的电子设计自动化(EDA)工作流程，显示了从仿真到分析各个阶段的进展。
1
功率分布与热影响分析
研究表明，基于实际工作负载的CPU功率分布图对BSPDN设计中的热点有显著影响。通过对80核服务器芯片系统进行1微米分辨率的高精度温度仿真，研究人员发现与传统正面供电网络(FSPDN)设计相比，温度升高了约14℃。这种温度差异主要源于两个因素：后端金属互连(BEOL)和晶圆键合层引入的额外热阻，以及BSPDN特有的散热特性。
图2显示了ARM CPU核心在不同分辨率(20微米和1微米)下的功率密度分布图，展示了芯片表面功率分布的变化。
2
技术实现与仿真设置
本研究采用了imec的A10 5轨道高密度标准单元，这些单元基于横向纳米片器件设计。这些单元具有精确的尺寸参数，包括90纳米的单元高度、42纳米的CPP以及18纳米的M0节距。整个实现包含超过300万个逻辑单元和存储器宏。为进行热分析，研究人员开发了一个112平方毫米的芯片系统模型。该设计采用了4×5阵列簇结构，每个簇包含四个核心、共享L2存储器和片上网络桥接组件，构成了一个真实的服务器级处理器模型。
图3展示了用于热仿真的服务器芯片系统散热平面图，描绘了CPU核心和其他组件的布局。
3
层叠结构配置与热特性
系统采用多层结构设计，每层具有特定的热导率特性。研究分析了两种主要配置：传统的正面(FS)配置和创新的背面(BS)配置。BS配置包含多个变体，每个变体都针对热管理和性能优化的不同方面进行了设计。这些配置使研究人员能够分析不同设计选择对热行为和系统性能的影响。
图4展示了使用各向异性导热率的叠层模型的芯片系统热模型，显示了正面和背面配置的结构。
4
热分析和影响评估
热分析显示，热点大小和层级特性对温度分布有显著影响。在小于1微米的微小热点区域，热响应表现出独特的特征。研究发现，当热点尺寸很小时（远小于FEOL层厚度），FEOL和BEOL层表现为并联的热无限大导体，此时BS配置由于较高的FEOL热导率反而略有优势。当热点尺寸适中（介于FEOL和BSPDN层厚度之间）时，BS结构会产生明显的温度惩罚，且该惩罚程度与BSPDN的面内导热能力密切相关。
图5展示了BS热惩罚的基本机制，说明BEOL和键合层如何引起额外的温度升高，以及这种升高与BSPDN散热性能的关系。
5
缓解策略与优化方案
研究提出了几种降低温度的有效方法：
首先，通过提高BSPDN区域的横向散热能力，将金属填充率从基准的50%提高到70%可以同时改善横向和垂直方向的热导率。虽然这种优化能降低1℃的峰值温度，但效果相对有限。
其次，在BSPDN下方添加接地平面（连接所有VSS轨道）是更有效的方案。接地平面的等效热导率取决于具体实现细节（需要为VDD预留通孔），但会处于BSPDN本身和纯铜之间的范围。研究表明，更厚和导热性更好的平面可以提供更好的降温效果，在理想情况下（3微米厚的纯铜板）可降低峰值温度6.5℃。
图6评估了各种热缓解策略对降低BS温度惩罚的效果，包括不同方法及其组合效应。
6
性能结果与温度分布
热仿真结果显示芯片系统温度分布有明显变化，在BS场景下，峰值温度达到约104℃，比FS配置高出10-14℃。这种温度差异在使用20微米分辨率的非均匀功率图时最为明显。当功率分析精度提高到1微米时，发现局部功率密度峰值增加了约6倍，但由于热扩散效应，芯片系统的峰值温度仅增加2.5℃，BS温度惩罚增加1.5℃。
图7展示了功率分布粒度对不同工作负载和BS场景下芯片系统热点温度的显著影响。
7
结论
本研究表明，复杂线路中的热点产生是系统几何结构、热特性和局部功率密度多尺度相互作用的结果。对112平方毫米服务器芯片系统进行的1微米分辨率仿真显示，基于BSPDN的设计相比传统设计具有更高的峰值温度。通过改进横向散热和降低关键层的热阻，可以将温度升高控制在9℃以内。这些研究成果对未来采用BSPDN技术的芯片系统设计具有重要参考价值。
