扫码关注
最近，由美国OpenAI研发的聊天机器人ChatGPT着实火了一把。“会被人工智能替代的行业”、“不是孩子未来的发展方向“等等话题层出不穷，ChatGPT成为新的流量收割机，引发了网友的一系列“花式整活”。那么，当ChatGPT遇到FPGA，会怎样？例如，如何用verilog HDL语言写一个跑马灯程序?FPGA设计为什么要进行时序设计？紫光同创的FPGA芯片性能怎么样？看看我们的小聪明ChatGPT怎么说？
问题1：用verilog HDL语言写一个跑马灯程序
问题2：上面的代码还有优化空间吗？
问题3：用verilog HDL语言写帮忙写一个fifo?
问题4：上面的代码还有优化空间吗？
问题5：FPGA设计为什么要进行时序约束?
问题6：FPGA开发过程中，怎么处理从慢时钟域到快时钟域的数据？
问题7：FPGA开发中怎么进行同步电路的设计？
问题8：FPGA为什么要进行时序约束?
问题9：你觉得紫光同创的FPGA芯片性能好吗？
问题10：你觉得XILINX的FPGA芯片性能好吗？
问题11：你觉得中国的FPGA行业的未来好吗？
问题12：我是FPGA工程师，你觉得我会被你取代失业吗？
![电子设计：时域处理知识小结 [学以致用系列课程之数字信号处理]](https://api.fanyedu.com/uploads/image/fe/99e439f4b2c8deac5efb272581d4db.png)
