扫码关注
韦东山
如何才能保证差分走线具有良好的隔离和屏蔽呢？ 查看回答
1859 0 1
热门问答
EDA设计
硬件技术
EDA仿真
嵌入式
IC设计
人工智能
考试认证
结构设计
其他
提问了一个关于的Altium/Protel问题
· 2019-07-09 16:24
提问了一个关于的Altium/Protel问题
· 2019-07-09 16:21
提问了一个关于的Altium/Protel问题
· 2019-07-09 15:44
已解决
allegro导出dxf文件
allegro中导出的dxf文件时提示Given layer filename does not exist.在我的笔记本上，不是第一次装allegro。换一台电脑，一模一样的操作，dxf文件是可以正常导出的，不会提示这个，求解决。 查看回答
1963 0 1
提问了一个关于的Altium/Protel问题
· 2019-07-09 15:43
提问了一个关于的Altium/Protel问题
· 2019-07-09 15:27
提问了一个关于的Altium/Protel问题
· 2019-07-09 15:26
提问了一个关于的Altium/Protel问题
· 2019-07-09 15:25
提问了一个关于的Altium/Protel问题
· 2019-07-09 15:24
提问了一个关于的Altium/Protel问题
· 2019-07-09 15:22
已解决
Allegro网表导入出错
用Design Entry CIS生成逻辑网表的时候没有报错，能够成功的生成pxlBA.txt，netlist.log，pstchip.dat，pstxnet.dat，pstxprt.dat五个文件，这五个文件在同一个文件夹NetList下。然后一个叫work2的文件夹使用PCB Design GX 查看回答
2012 0 1
提问了一个关于的Altium/Protel问题
· 2019-07-09 15:18
图示的线段位于这个层（ Board Geometry\Outline ），红色箭头部分，要做V形切割，有如下两个疑问：1、如何将需要切割的线段（红色箭头处）表示在Art文件里？2、切割角度和深度如何表示在Art文件里？ 查看回答
2090 0 1
